VIP專區-嵌入式/單片機編程源碼精選合集系列（101）資源包含以下內容：1. TMS320C54x interrupt.2. C54 instruction.3. 電鬧鐘的設計與制作 電鬧鐘的設計與制作電鬧鐘的設計與制作.4. STR71x的BSPI與M25P10-A串行閃存通信.5. DN503 -- SPI Access (Rev. A).6. 這個rt12864的驅動是我自己摸索了很久才做出來的,因為這塊液晶的真正權威的能參考的繪圖資料真的是太少了,所以我上傳上來,算是做點貢獻吧.7. GBK點陣字體的顯示.8. PCI接口產品中橋芯片PLX6000、PLX8000、PLX9000、PLXsrv系列的驅動模塊源代碼.9. PCI接口產品中橋芯片PLX6000、PLX8000、PLX9000和PLXsrv驅動模塊源碼.10. 很好的資料,很好的芯片,做電機驅動用得到的.11. 紅外成像跟蹤處理器的研制.12. 51單片機上模擬i2c傳輸的程序.13. 一個類STL的多平臺可移植的算法容器庫,主要用于嵌入式系統編程時的內存管理等方面.14. 紅外遙控鍵值解碼1602液晶顯示
紅外遙控器鍵值如下：
10 03 01 06
09 1D 1F 0D
19 1B 11 15
17 12 16 4C
40 48 04 00
02.15. AT51單片機與蜂鳴器奏樂連接演奏(生日快樂).16. 一個用西門子200編的勾數計數程序.17. This guide describes Freescale’s BeeKit Wireless Connectivity Toolkit configuration tool used for Zi.18. This manual describes Freescale’s IEEE™ 802.15.4 Standard compliant MAC/PHY software. The Frees.19. 聞亭TDS560仿真器中的驅動TEST文件夾.20. plc文件.21. atmega8+vs1003+sd卡ＭＰ３.22. 康芯公司GWDBVP開發板的原理圖.23. ESS3890+SL原代碼（1*16內存）.24. 嵌入式系統相關：周立功EasyArm2131開發板原理圖的真正Protel版本（絕非無恥的PDF版本！）.25. Nios II 處理器中文小冊子（altera) NIOS開發板APEX20K版數據手冊 niosii資料-軟件開發文檔 北航NIOS教程.26. C語言51單片機程序.27. 基于51單片機的控制的紅外線通信.28. 基于51單片機控制電機或舵機等.29. 智能電加熱溫控系統的研制.kdh 整體說明與設計.30. 8255可編程并行擴展接口位控功能的應用.caj.31. 2401 接受程序.32. 基于ARM7 LPC2114學習板程序。學習板提供的是ADS源碼.33. 提供收音模塊的操作代碼.可以操作各種收音模塊.34. 嵌入式系統設計師大綱
很辛苦找到的東東.35. nucleus 2006 source code.36. 芯片測試講義.37. i2c存儲體系在arm9平臺上實現的資料.38. 一種新型的獨立CAN通信控制器MCP2515；給出其在CAN總線系統智能節點中的一個應用實例.39. 該書是網卡芯片AMD973的開發手冊,專用于常用網卡芯片開始使用,驅動程序員需要..40. 嵌入式常用的字庫工具,可以由BMP文件生成字庫,也可根據TEXT生成字庫,也可生成字模.總之功能強大,要不也不叫完美版了!.
標簽：
天線
上傳時間：
2013-07-04
上傳用戶：eeworm
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
標簽：
FPGA
可重構
通訊
糾錯
上傳時間：
2013-07-01
上傳用戶：myworkpost
源代碼\用動態規劃算法計算序列關系個數
用關系"<"和"="將3個數a，b，c依次序排列時，有13種不同的序列關系：
a=b=c,a=b<c,a<b=v,a<b<c,a<c<b
a=c<b,b<a=c,b<a<c,b<c<a,b=c<a
c<a=b,c<a<b,c<b<a
若要將n個數依序列，設計一個動態規劃算法，計算出有多少種不同的序列關系，
要求算法只占用O(n),只耗時O(n*n).
標簽：
lt
源代碼
動態規劃
序列
上傳時間：
2013-12-26
上傳用戶：siguazgb
