亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

COMMAND-line

  • 基于CycloneIII構成的RS編碼系統

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構成了R-S(255,223)編碼系統;利用Quartus II 9.0作為硬件仿真平臺,用硬件描述語言Verilog_HDL實現編程,并且通過JTAG接口與EP3C10連接。R-S(Reed-Solomon)碼是一類糾錯能力很強的特殊的非二進制BCH碼,能應對隨機性和突發性錯誤,廣泛應用于各種通信系統中和保密系統中。R-S(255,223)碼能夠檢測32字節長度和糾錯16字節長度的連續數據錯誤信息。

    標簽: CycloneIII RS編碼

    上傳時間: 2013-11-07

    上傳用戶:exxxds

  • 基于FPGA的全新數字化PCM中頻解調器設計

    為了對中頻PCM信號進行直接解調,提出一種全新的數字化PCM中頻解調器的設計方法。在實現過程中,采用大規模的FPGA芯片對位幀同步器進行了融合,便于設備的集成化和小型化。這種新型的中頻解調器比傳統的基帶解調器具有硬件成本低和誤碼率低等優點。

    標簽: FPGA PCM 數字化 中頻

    上傳時間: 2013-12-17

    上傳用戶:ddddddos

  • XAPP719 -利用USR_ACCESS寄存器實現PowerPC高速緩存配置

    The Virtex™-4 user access register (USR_ACCESS_VIRTEX4) is a 32-bit register thatprovides direct access to bitstream data by the FPGA fabric. It is useful for loadingPowerPC™ 405 (PPC405) processor caches and/or other data into the FPGA after the FPGAhas been configured, thus achieving partial reconfiguration. The USR_ACCESS_VIRTEX4register is programmed through the bitstream with a command that writes a series of 32-bitwords.

    標簽: USR_ACCESS PowerPC XAPP 719

    上傳時間: 2013-11-13

    上傳用戶:我累個乖乖

  • 基于FPGA的手持設備MPU功耗解決方案

    在基于ASIC或FPGA的設計中,設計人員必須認真考慮某些性能標準,他們面臨的挑戰主要體現在面積、速度和功耗方面。  與ASIC一樣,供應商在FPGA設計中也需要應對面積和速度的挑戰。隨著門數不斷增加,FPGA需要更大的面積和尺寸來適應更多的應用,設計工具需要采用更好的算法以便更有效地利用面積。不斷演進的FPGA技術也給設計人員帶來一系列新的挑戰,電源利用率就是其中之一,這對于為手持或便攜式設備設計基于FPGA的嵌入式系統來說是急需解決的問題。

    標簽: FPGA MPU 手持設備 功耗

    上傳時間: 2013-11-14

    上傳用戶:wkchong

  • Xilinx FPGA全局時鐘資源的使用方法

    目前,大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發沿設計,對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求,一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘,以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現,并設計了專用時鐘緩沖與驅動結構,從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要,Xilinx的FPGA中集成的專用時鐘資源與數字延遲鎖相環(DLL)的數目不斷增加,最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括:IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等,如圖1所示。  

    標簽: Xilinx FPGA 全局時鐘資源

    上傳時間: 2014-01-01

    上傳用戶:maqianfeng

  • 數字成形濾波器設計及FPGA實現

    本文對數字基帶信號脈沖成型濾波的應用、原理及實現進行了研究。首先介紹了數字成型濾波的應用意義并分析了模擬和數字兩種硬件實現方法,接著介紹了成形濾波器設計所需要MATLAB軟件,以及利用ISE system generator在FPGA上進行濾波器實現的優勢。文中給出了成形濾波函數的數學模型,討論了幾種常用成形濾波函數的傳輸特性以及對傳輸系統信號誤碼率的影響。然后介紹了本次設計中使用到的數字成形濾波器設計的幾種FIR濾波器結構。把各種設計方案進行仿真,比較仿真結果,最后根據實際應用的情況并結合設計仿真中出現的問題進行分析,得出各種設計結構的優缺點以及適合應用的場合。

    標簽: FPGA 數字 成形 濾波器設計

    上傳時間: 2013-10-18

    上傳用戶:aesuser

  • 基于DSP的聲反饋抑制系統的研究與實現

    提出了一種基于TI公司TMS320C6713 DSP和移頻法抑制聲反饋的有效方法。該方法采用能與之無縫連接的TLV320AIC23 Codec芯片作為語音采集和回放工具,然后基于在Matlab進行仿真達到抑制嘯叫相當理想的基礎上完成了在DSP上的實時實現。最后,采用主觀法和客觀法評估了輸出語音的質量。結果表明,該方法能有效抑制再生混響干擾,明顯提高了擴聲增益,且顯著改善了頻響特性和聲音清晰度。

    標簽: DSP 反饋

    上傳時間: 2013-10-16

    上傳用戶:chenlong

  • 基于RFID的電力溫度監控系統的軟件分析與設計

    在分析和比較現有電力測溫技術的基礎上,從標簽的選用和讀卡器的設計兩方面介紹了一種新型的射頻監控系統的設計方案,重點介紹了系統在Window CE操作系統下的軟件功能的設計,并給出了系統軟件設計的整體流程圖。

    標簽: RFID 電力 溫度監控系統

    上傳時間: 2013-11-18

    上傳用戶:ouyang426

  • 一種用排隊論指導的CAN總線語音通信系統設計

    針對傳統語音通信系統存在的地址編碼繁雜、通信模式單一、難于維護的缺陷,設計了一款適用于工業現場的多功能語音通信系統。在排隊論的基礎上,對CAN總線語音通信系統進行了理論分析,重點介紹了CAN總線的軟硬件設計。對系統的性能測試結果表明,系統的CAN幀丟失率<0.5‰,語音質量能通過主觀試聽和客觀測試,整體系統工作良好。

    標簽: CAN 總線 語音通信 系統設計

    上傳時間: 2014-12-28

    上傳用戶:aa54

  • 基于Android的物聯網控制系統的設計與實現

    基于Android智能操作系統開發平臺,以移動通信網為載體,利用短信方式和GPRS方式實現在系統客戶端信息采集與傳輸、進行數據分析處理等功能的物聯網無線測控系統。用戶通過Android設備終端,可以隨時隨地查看環境數據并進行實時檢測與控制,實現物聯網嵌入式的無線測控功能。

    標簽: Android 物聯網 控制系統

    上傳時間: 2013-10-23

    上傳用戶:qitiand

主站蜘蛛池模板: 榆中县| 曲沃县| 车致| 长沙县| 甘南县| 哈密市| 炎陵县| 津南区| 连城县| 大安市| 高淳县| 九龙县| 汤原县| 彩票| 格尔木市| 如东县| 宿松县| 易门县| 阳谷县| 柳林县| 固阳县| 麻城市| 宽甸| 石林| 清涧县| 清水县| 尼木县| 泰兴市| 辉县市| 如皋市| 南平市| 阿坝县| 衡阳县| 根河市| 临桂县| 岑巩县| 济南市| 汶上县| 苏尼特右旗| 吐鲁番市| 界首市|