本文介紹了一個(gè)基于CPLD／FPGA的嵌入式IP核設(shè)計(jì)。論文在闡述可編程邏輯器件及其發(fā)展趨勢(shì)的基礎(chǔ)上，探討了知識(shí)產(chǎn)權(quán)復(fù)用理念，MCU的復(fù)雜化設(shè)計(jì)以及數(shù)字信號(hào)傳輸與處理的速度要求。結(jié)合國(guó)內(nèi)外對(duì)CPLD／FPGA的使用現(xiàn)狀，引出了在CPLD／FPGA上開(kāi)發(fā)嵌入式模塊程序的理念并提出了設(shè)計(jì)實(shí)現(xiàn)方法和設(shè)計(jì)實(shí)例。課題的設(shè)計(jì)目標(biāo)為開(kāi)發(fā)一個(gè)基于CPLD／FPGA的USBIP模塊，實(shí)現(xiàn)開(kāi)發(fā)板與PC機(jī)之間的USB通信。設(shè)計(jì)過(guò)程首先進(jìn)行硬件設(shè)計(jì)，在FPGA開(kāi)發(fā)板上開(kāi)發(fā)擴(kuò)展板；其次用ISE開(kāi)發(fā)軟件進(jìn)行FPGA數(shù)字化設(shè)計(jì)；在軟件開(kāi)發(fā)完成后，將配置生成的比特流文件通過(guò)JTAG電纜下載到FPGA開(kāi)發(fā)板上，實(shí)現(xiàn)FPGA開(kāi)發(fā)板與PC機(jī)之間的通信。 該設(shè)計(jì)具有很高的實(shí)用性，它進(jìn)一步擴(kuò)大了可編程芯片的領(lǐng)地，將復(fù)雜專(zhuān)有芯片擠向高端和超復(fù)雜應(yīng)用；它使得IP資源復(fù)用理念得到更普遍的應(yīng)用；為基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)提供了廣闊的思路。
上傳時(shí)間： 2013-07-05
上傳用戶(hù)：隱界最新
可編程邏輯器件FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列)和CPLD(復(fù)雜可編程邏輯器件)越來(lái)越多的應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域，與傳統(tǒng)的ASIC(專(zhuān)用集成電路)和DSP(數(shù)字信號(hào)處理器)相比，基于FPGA和CPLD實(shí)現(xiàn)的數(shù)字信號(hào)處理系統(tǒng)具有更高的實(shí)時(shí)性和可嵌入性，能夠方便地實(shí)現(xiàn)系統(tǒng)的集成與功能擴(kuò)展。 FFT的硬件結(jié)構(gòu)主要包括蝶形處理器、存儲(chǔ)單元、地址生成單元與控制單元。本文提出的算法在蝶形處理器內(nèi)引入流水線結(jié)構(gòu)，提高了FFT的運(yùn)算速度。同時(shí)，流水線寄存器能夠寄存蝶形運(yùn)算中的公共項(xiàng)，這樣在設(shè)計(jì)蝶形處理器時(shí)只用到了一個(gè)乘法器和兩個(gè)加法器，降低了硬件電路的復(fù)雜度。 為了進(jìn)一步提高FFT的運(yùn)算速度，本文在深入研究各種乘法器算法的基礎(chǔ)上，為蝶形處理器設(shè)計(jì)了一個(gè)并行乘法器。在實(shí)現(xiàn)該乘法器時(shí)，本文采用改進(jìn)的布斯算法，用以減少部分積的個(gè)數(shù)。同時(shí)，使用華萊士樹(shù)結(jié)構(gòu)和4-2壓縮器對(duì)部分積并行相加。 本文以32點(diǎn)復(fù)數(shù)FFT為例進(jìn)行設(shè)計(jì)與邏輯綜合。通過(guò)設(shè)計(jì)相應(yīng)的存儲(chǔ)單元，地址生成單元和控制單元完成FFT電路。電路的仿真結(jié)果與軟件計(jì)算結(jié)果相符，證明了本文所提出的算法的正確性。 另外，本文還對(duì)設(shè)計(jì)結(jié)果提出了進(jìn)一步的改進(jìn)方案，在乘法器內(nèi)加入一級(jí)流水線寄存器，使FFT的速度能夠提高到當(dāng)前速度的兩倍，這在實(shí)時(shí)性要求較高的場(chǎng)合具有極高的實(shí)用價(jià)值。
上傳時(shí)間： 2013-07-18
上傳用戶(hù)：wpt
運(yùn)動(dòng)控制系統(tǒng)是機(jī)器人控制系統(tǒng)的重要組成部分。本文將ARM與CPLD技術(shù)應(yīng)用于機(jī)器人運(yùn)動(dòng)控制系統(tǒng)，使控制系統(tǒng)更加開(kāi)放、更加模塊化，同時(shí)ARM芯片的高速大容量的數(shù)據(jù)處理能力以及CPLD的高集成度，可編程性，能夠逾越以往控制系統(tǒng)中實(shí)時(shí)、高速、高精度的技術(shù)瓶頸. 嵌入式技術(shù)是當(dāng)今最熱門(mén)的技術(shù)之一，由于簡(jiǎn)潔、高效等優(yōu)點(diǎn)，使得其廣泛應(yīng)用在各個(gè)領(lǐng)域；所謂嵌入式系統(tǒng)就是以應(yīng)用為中心，以計(jì)算機(jī)技術(shù)為基礎(chǔ)，并且軟硬件可裁剪，適用于應(yīng)用系統(tǒng)對(duì)功能、可靠性、成本、體積、功耗有嚴(yán)格要求的專(zhuān)用計(jì)算機(jī)系統(tǒng)。它一般由嵌入式微處理器、外圍硬件設(shè)備、嵌入式操作系統(tǒng)以及用戶(hù)的應(yīng)用程序等四個(gè)部分組成，用于實(shí)現(xiàn)對(duì)其它設(shè)備的控制、監(jiān)視或管理等功能。 本文主要闡述了基于嵌入式處理器S3C44B0X的機(jī)器人控制器的設(shè)計(jì)過(guò)程。文章首先介紹了機(jī)器人本體規(guī)劃、嵌入式系統(tǒng)和嵌入式微處理器S3C44B0X的結(jié)構(gòu)特點(diǎn)；接著介紹了基于S3C44B0X的智能控制器的設(shè)計(jì)，包括硬件設(shè)計(jì)和CPLD軟件設(shè)計(jì)。其中控制器硬件平臺(tái)擴(kuò)展了外部存儲(chǔ)器、串行口，通過(guò)輸出PWM信號(hào)進(jìn)入驅(qū)動(dòng)電路模塊，從而實(shí)現(xiàn)控制機(jī)器人運(yùn)動(dòng)的目的。在CPLD設(shè)計(jì)過(guò)程中，引入JTAG調(diào)試接口，方便系統(tǒng)程序的下載和調(diào)試，通過(guò)自上而下、分塊設(shè)計(jì)的思想給出了QUARTUSⅡ設(shè)計(jì)環(huán)境下的軟件代碼。本系統(tǒng)利用不同任務(wù)間的切換來(lái)實(shí)現(xiàn)通信過(guò)程，而不再采用無(wú)操作系統(tǒng)的工程文件的形式，這樣不但有利于項(xiàng)目的調(diào)試，也有利于對(duì)其它接口的擴(kuò)展。最后對(duì)該控制器進(jìn)行了測(cè)試和分析。
標(biāo)簽： CPLD ARM 四足機(jī)器人 嵌入式控制器
上傳時(shí)間： 2013-07-19
上傳用戶(hù)：Zxcvbnm
在電力現(xiàn)代化建設(shè)中，提高發(fā)電機(jī)發(fā)電效率是其中重要的一環(huán)，氫氣作為導(dǎo)熱性冷卻介質(zhì)廣泛的應(yīng)用于發(fā)電設(shè)備，作為冷卻劑，它可以有效地提高其發(fā)電效率，但它又是一種易燃易爆氣體，所以使氫氣參數(shù)處于正常范圍，保證發(fā)電機(jī)高效、安全正常工作就變得至關(guān)重要，因此對(duì)氫氣參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測(cè)有著重要的意義。 本論文研究和開(kāi)發(fā)了基于ARM和CPLD的氫氣參數(shù)監(jiān)測(cè)系統(tǒng)，首先簡(jiǎn)要的分析了氫冷發(fā)電機(jī)系統(tǒng)對(duì)氫氣參數(shù)進(jìn)行監(jiān)測(cè)的必要性以及當(dāng)前電力系統(tǒng)氫氣參數(shù)監(jiān)控系統(tǒng)的發(fā)展情況。然后提出了一種利用無(wú)線通信手機(jī)短消息業(yè)務(wù)SMS、工控總線Modbus通信協(xié)議和RR485總線、SD卡海量存儲(chǔ)等技術(shù)實(shí)現(xiàn)發(fā)電機(jī)系統(tǒng)多氫氣參數(shù)的現(xiàn)場(chǎng)實(shí)時(shí)監(jiān)測(cè)系統(tǒng)的設(shè)計(jì)方案。該方案以功能強(qiáng)大的ARM處理器作為系統(tǒng)的核心。采用高精度的16位AD轉(zhuǎn)換芯片，并使用兩種濾波算法的結(jié)合對(duì)信號(hào)進(jìn)行數(shù)字濾波，滿(mǎn)足系統(tǒng)對(duì)氫氣參數(shù)采集精度的要求。同時(shí)系統(tǒng)結(jié)合CPLD技術(shù)，用于解決系統(tǒng)內(nèi)微控器I/O口不足以及SD卡驅(qū)動(dòng)的問(wèn)題，本論文采用一片CPLD擴(kuò)展I/O口，每一個(gè)擴(kuò)展的I/O口都分配固定的地址，ARM微控器可以通過(guò)外部總線控制擴(kuò)展I/O口的輸出電平。SD卡(Secure Digital Memory Card)中文翻譯為安全數(shù)碼卡，是一種基于半導(dǎo)體快閃記憶器的新一代記憶設(shè)備，具有低成本，大容量的特點(diǎn)，系統(tǒng)的歷史數(shù)據(jù)存儲(chǔ)使用了SD卡作為存儲(chǔ)介質(zhì)，系統(tǒng)并沒(méi)有直接使用ARM處理器讀寫(xiě)SD卡，而是使用了擁有1270個(gè)邏輯單元的MAXⅡ1270 CPLD來(lái)驅(qū)動(dòng)SD卡，在CPLD中使用VHDL語(yǔ)言設(shè)計(jì)了SD卡的總線協(xié)議，外部總線接口，SRAM的讀寫(xiě)時(shí)序等，這樣既可以提高微處理器SD卡的讀寫(xiě)速度，增強(qiáng)微處理器程序的移植性，又可以簡(jiǎn)化微處理器讀寫(xiě)SD卡的步驟并減少微處理器的負(fù)擔(dān)。 本論文的無(wú)線數(shù)據(jù)傳輸采用GSM無(wú)線通信技術(shù)的SMS業(yè)務(wù)遠(yuǎn)傳現(xiàn)場(chǎng)數(shù)據(jù)，設(shè)計(jì)了GSM模塊的軟件硬件，實(shí)現(xiàn)了報(bào)警等數(shù)據(jù)的無(wú)線傳輸，系統(tǒng)的有線傳輸采用了基于Modbus通信協(xié)議的RS485總線通信方式，采用這兩種通信方式使系統(tǒng)的通信更加靈活、可靠。本論文最后分析了系統(tǒng)的不足并且提出了具體的改進(jìn)方向。
上傳時(shí)間： 2013-05-26
上傳用戶(hù)：emouse
介紹了一種基于ARM9 和CPLD 架構(gòu)的嵌入式輸入輸出系統(tǒng)的軟硬件設(shè)計(jì)。系統(tǒng)以工業(yè)級(jí)EP9315 為核心，擴(kuò)展了LCD、觸摸屏、以太網(wǎng)、串口和USB 等控制接口；以MAX2_EPM240為核
標(biāo)簽： ARM9 CPLD 輸入輸出 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-27
上傳用戶(hù)：pwcsoft
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點(diǎn)之_是其所具有的目的性或針對(duì)性，即每一套嵌入式系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)都有其特殊的應(yīng)用場(chǎng)合與特定功能，這也是嵌入式系統(tǒng)與通剛的計(jì)算機(jī)系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計(jì)的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時(shí)間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計(jì)一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴(kuò)展功能嵌入式系統(tǒng)平臺(tái)，并完成了系統(tǒng)的硬件設(shè)計(jì)和PCI(Peripheral Component Interconnect)橋的固件設(shè)計(jì)。設(shè)計(jì)過(guò)程中采用美國(guó)ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開(kāi)發(fā)了系統(tǒng)的硬件部分。在整個(gè)硬件開(kāi)發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計(jì)原則，并進(jìn)行全面的電路仿真試驗(yàn)，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點(diǎn)，并充分考慮到用戶(hù)的需要，擴(kuò)展了多種常用的外部設(shè)備接口以及藍(lán)牙無(wú)線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來(lái)本文具體工作如下： 1．完全自主設(shè)計(jì)了具有高擴(kuò)展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開(kāi)發(fā)平臺(tái)。基于該硬件平臺(tái)，可以實(shí)現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無(wú)需對(duì)硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計(jì)實(shí)踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺(tái)的設(shè)計(jì)原則及設(shè)計(jì)方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計(jì)，在ARM硬件平臺(tái)上成功擴(kuò)展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問(wèn)題。 3．完成了對(duì)所開(kāi)發(fā)的嵌入式系統(tǒng)硬件平臺(tái)的測(cè)試工作，完成了基于AT89C51的PCI測(cè)試卡軟硬件設(shè)計(jì)。基于此測(cè)試卡，可以實(shí)現(xiàn)對(duì)系統(tǒng)中的PCI通訊功能進(jìn)行有效測(cè)試，以保證整個(gè)硬件系統(tǒng)正常、高效、穩(wěn)定地運(yùn)行。本系統(tǒng)的設(shè)計(jì)完成，使其可以作為嵌入式應(yīng)用的二次開(kāi)發(fā)或?qū)嶒?yàn)平臺(tái)，用于工業(yè)產(chǎn)品開(kāi)發(fā)及高校相關(guān)專(zhuān)業(yè)的實(shí)踐教學(xué)。
標(biāo)簽： CPLD ARM 擴(kuò)展 嵌入式系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-05-22
上傳用戶(hù)：sztfjm
大圓機(jī)是一種涉及到計(jì)算機(jī)、機(jī)械、電子、控制等諸多領(lǐng)域，比較復(fù)雜的典型機(jī)電一體化產(chǎn)品。近幾年來(lái)，伴隨著我國(guó)針織行業(yè)的快速發(fā)展，大圓機(jī)的需求日益加大，傳統(tǒng)的基于MCU面板控制和采用薄膜按鍵方式的大圓機(jī)控制系統(tǒng)已經(jīng)無(wú)法滿(mǎn)足需求。隨著微處理器技術(shù)的發(fā)展，嵌入式技術(shù)以其高集成度和高穩(wěn)定性、高性?xún)r(jià)比在工控領(lǐng)域有著廣闊的應(yīng)用前景。 近幾年，隨著嵌入式技術(shù)的發(fā)展，對(duì)人機(jī)界面的要求越來(lái)越高，友好的圖形人機(jī)界面為嵌入式系統(tǒng)的人機(jī)交互提供了豐富的圖形圖像信息。uC/GUI是一款不僅可以實(shí)現(xiàn)快速開(kāi)發(fā)，而且能夠提供低功耗型GUI支持的嵌入式GUI軟件。用戶(hù)可以使用它方便地定制出自己的圖形用戶(hù)界面，完成各種應(yīng)用程序的開(kāi)發(fā)。因此已經(jīng)被越來(lái)越多的領(lǐng)域所采用。 本文在對(duì)大圓機(jī)系統(tǒng)的功能和控制要求進(jìn)行分析的基礎(chǔ)上，提出了一個(gè)以ARM微處理器和CPLD器件為中心構(gòu)建硬件平臺(tái)、基于uC/OS-Ⅱ和uC/GUI的嵌入式大圓機(jī)控制系統(tǒng)解決方案。 此方案中的硬件平臺(tái)由主CPU核心應(yīng)用系統(tǒng)電路、人機(jī)交互接口電路、協(xié)處理器CPLD模塊電路等部分組成。主CPU采用Samsung公司的基于ARM7內(nèi)核的S3C44BOX處理器，人機(jī)交互接口電路采用觸摸屏和LCD液晶顯示器，為了解決閉環(huán)控制的問(wèn)題，采用了CPLD作為協(xié)處理器，進(jìn)行外圍擴(kuò)展構(gòu)成控制電路，軟件部分包括uC/OS-Ⅱ、Boot Loader、設(shè)備驅(qū)動(dòng)程序、人機(jī)界面和主控制應(yīng)用程序等。其中Boot Loader支持系統(tǒng)啟動(dòng),程序下載到RAM執(zhí)行和燒寫(xiě)到Flash存儲(chǔ)器等功能,而人機(jī)界面和主控制應(yīng)用程序則基于設(shè)備驅(qū)動(dòng)程序?qū)崿F(xiàn)了對(duì)于大圓機(jī)系統(tǒng)的控制。 與傳統(tǒng)的基于MCU或工控機(jī)的大圓機(jī)控制系統(tǒng)相比，基于此設(shè)計(jì)方案實(shí)現(xiàn)的控制系統(tǒng)具有低成本、高集成度和高性能等特點(diǎn)，具有較大的實(shí)用價(jià)值和廣闊的應(yīng)用前景。
標(biāo)簽： CPLD ARM 控制系統(tǒng)
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：皇族傳媒
·CPLD/FPGA是目前誚用最為廣泛的兩種可編程專(zhuān)用集成電路（ASIC），特別適合于產(chǎn)品的樣品開(kāi)發(fā)與小批量生產(chǎn)。 本書(shū)從現(xiàn)代電子系統(tǒng)設(shè)計(jì)的角度出發(fā)，以全球著名的可編程邏輯器件供應(yīng)商Xilinx公司的產(chǎn)品為背景，系統(tǒng)全面地介紹該公司的CPLD/FPGA產(chǎn)品的結(jié)構(gòu)原理、性能特點(diǎn)、設(shè)計(jì)方法以及相應(yīng)的EDA工具軟件，重點(diǎn)介紹CPLD/FPGA在數(shù)字系統(tǒng)設(shè)計(jì)、數(shù)字通信與數(shù)字信號(hào)處理等領(lǐng)域中的應(yīng)用。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：hank
·本書(shū)從實(shí)用的角度出發(fā)，全面系統(tǒng)地介紹了使用集成開(kāi)發(fā)軟件進(jìn)行CPLD/FPGA電路原理圖設(shè)計(jì)、VHDL設(shè)計(jì)等操作方法和技巧。書(shū)中不但附有大量的圖示和程序，而且還專(zhuān)門(mén)安排了習(xí)題和設(shè)計(jì)實(shí)例，具有很強(qiáng)的實(shí)用性和指導(dǎo)性。本書(shū)語(yǔ)言簡(jiǎn)潔、層次清晰，適合于CPLD/FPGA的初級(jí)用戶(hù)以及CPLD/FPGA硬件系統(tǒng)的設(shè)計(jì)人員使用，同時(shí)也可作為高等院校相關(guān)專(zhuān)業(yè)的理想教材。
標(biāo)簽： CPLD FPGA 嵌入式應(yīng)用 開(kāi)發(fā)技術(shù)
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：liangrb
FPGA-CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享，F(xiàn)PGA-CPLD數(shù)字電路設(shè)計(jì)經(jīng)驗(yàn)分享
標(biāo)簽： FPGA-CPLD 數(shù)字 電路設(shè)計(jì) 經(jīng)驗(yàn)分享
上傳時(shí)間： 2013-06-05
上傳用戶(hù)：liansi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
