通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實際動手能力人才的需求也不斷增加，高校通信教學改革勢在必行。在最初的通信原理實驗設(shè)備中每個實驗獨立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實驗設(shè)備廠商將CPLD/FPGA技術(shù)作為獨立的一項實驗內(nèi)容，加入到通信原理實驗設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時序運算。本文總結(jié)現(xiàn)有通信原理實驗設(shè)備的優(yōu)缺點，采用FPGA技術(shù)設(shè)計出集驗證性和設(shè)計性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實驗系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學生實際動手能力出發(fā)，利用FPGA在通用的硬件上實現(xiàn)所有實驗內(nèi)容。學生在本系統(tǒng)上除了能完成已固化的實驗內(nèi)容，還可以實現(xiàn)電子設(shè)計開發(fā)和驗證。這對培養(yǎng)學生的實踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實驗系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實驗系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實驗內(nèi)容，分別列出各實驗的數(shù)字化實現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計方案；最后，給出各模塊在FPGA上具體實現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實際運行結(jié)果表明設(shè)計方法正確，且功能和技術(shù)指標滿足設(shè)計要求。 關(guān)鍵詞：通信原理，實驗系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標簽： FPGA 通信原理 實驗系統(tǒng)
上傳時間： 2013-07-07
上傳用戶：evil
隨著列車自動化控制和現(xiàn)場總線技術(shù)的發(fā)展，基于分布式控制系統(tǒng)的列車通信網(wǎng)絡(luò)技術(shù)TCN（IEC-61375）在現(xiàn)代高速列車上得到廣泛應(yīng)用。TCN協(xié)議將列車通信網(wǎng)絡(luò)分為絞線式列車總線WTB和多功能車輛總線MVB，其中WTB實現(xiàn)對開式列車中的互聯(lián)車輛間的數(shù)據(jù)傳輸和通信，MVB實現(xiàn)車載設(shè)備的協(xié)同工作和互相交換信息。 本文介紹了國內(nèi)外列車通信網(wǎng)絡(luò)的發(fā)展情況和各自優(yōu)勢，分析了MVB一類設(shè)備底層協(xié)議。研究利用FPGA實現(xiàn)MVB控制芯片MVBC，用ARM作為微處理器實現(xiàn)MVB一類設(shè)備的嵌入式解決方案。其中，在FPGA芯片中主要采用自頂向下的設(shè)計方法，RLT硬件描述語言實現(xiàn)MVB控制芯片MVBC一類設(shè)備的主要功能，包括幀編碼器、幀解碼器和邏輯接口單元。ARM主要完成了軟件程序的編寫和實時操作系統(tǒng)的移植。在eCos實時操作系統(tǒng)上，完成了驅(qū)動和上層應(yīng)用程序，包括端口初始化、端口配置、幀收發(fā)指令和報文分析。 為了驗證設(shè)計的正確性，在設(shè)計的硬件平臺基礎(chǔ)上，搭建了MVB通信網(wǎng)絡(luò)的最小系統(tǒng)，對網(wǎng)絡(luò)進行系統(tǒng)功能測試。測試結(jié)果表明：設(shè)計方案正確，達到了設(shè)計的預(yù)期要求。
上傳時間： 2013-08-03
上傳用戶：bruce5996
FPGA作為新一代集成電路的出現(xiàn)，引起了數(shù)字電路設(shè)計的巨大變革。隨著FPGA工藝的不斷更新與改善，越來越多的用戶與設(shè)計公司開始使用FPGA進行系統(tǒng)開發(fā)，因此，PFAG的市場需求也越來越高，從而使得FPGA的集成電路板的工藝發(fā)展也越來越先進，在如此良性循環(huán)下，不久的將來，F(xiàn)PGA可以主領(lǐng)集成電路設(shè)計領(lǐng)域。正是由于FPGA有著如此巨大的發(fā)展前景與市場吸引力，因此，本文采用FPGA作為電路設(shè)計的首選。 @@ 隨著FPGA的開發(fā)技術(shù)日趨簡單化、軟件化，從面向硬件語言的VHDL、VerilogHDL設(shè)計語言，到現(xiàn)在面向?qū)ο蟮腟ystem Verilog、SystemC設(shè)計語言，硬件設(shè)計語言開始向高級語言發(fā)展。作為一個軟件設(shè)計人員，會很容易接受面向?qū)ο蟮恼Z言。現(xiàn)在軟件的設(shè)計中，算法處理的瓶頸就是速度的問題，如果采用專用的硬件電路，可以解決這個問題，本文在第一章第二節(jié)詳細介紹了軟硬結(jié)合的開發(fā)優(yōu)勢。另外，在第一章中還介紹了知識產(chǎn)權(quán)核心（IP Core）的發(fā)展與前景，特別是IP Core中軟核的設(shè)計與開發(fā)，許多FGPA的開發(fā)公司開始爭奪軟核的開發(fā)市場。 @@ 數(shù)字電路設(shè)計中最長遇到的就是通信的問題，而每一種通信方式都有自己的協(xié)議規(guī)范。在CPU的設(shè)計中，由于需要高速的處理速度，因此其內(nèi)部都是用并行總線進行通信，但是由于集成電路資源的問題，不可能所有的外部設(shè)備都要用并行總線進行通信，因此其外部通信就需要進行串行傳輸。又因為需要連接的外部設(shè)備的不同，因此就需要使用不同的串行通信接口。本文主要介紹了小型CPU中常用的三種通信協(xié)議，那就是SPI、I2C、UART。除了分別論述了各自的通信原理外，本文還特別介紹了一個小型CPU的內(nèi)部構(gòu)造，以及這三個通信協(xié)議在CPU中所處的位置。 @@ 在硬件的設(shè)計開發(fā)中，由于集成電路本身的特殊性，其開發(fā)流程也相對的復雜。本文由于篇幅的問題，只對總的開發(fā)流程作了簡要的介紹，并且將其中最復雜但是又很重要的靜態(tài)時序分析進行了詳細的論述。在通信協(xié)議的開發(fā)中，需要注意接口的設(shè)計、時序的分析、驗證環(huán)境的搭建等，因此，本文以SPI數(shù)據(jù)通信協(xié)議的設(shè)計作為一個開發(fā)范例，從協(xié)議功能的研究到最后的驗證測試，將FPGA 的開發(fā)流程與關(guān)鍵技術(shù)等以實例的方式進行了詳細的論述。在SPI通信協(xié)議的開發(fā)中，不僅對協(xié)議進行了詳細的功能分析，而且對架構(gòu)中的每個模塊的設(shè)計都進行了詳細的論述。@@關(guān)鍵詞：FPGA；SPI；I2C；UART；靜態(tài)時序分析；驗證環(huán)境
上傳時間： 2013-04-24
上傳用戶：vvbvvb123
由于移動環(huán)境的復雜性，無線信號在發(fā)送傳輸和接收過程中有很明顯的衰落現(xiàn)象，特別是在高頻無線通信中，多徑衰落或頻率選擇性衰落對無線信號的干擾最為嚴重。通過分集接收技術(shù)，Rake接收機在CDMA移動通信系統(tǒng)中抗多徑衰落效果尤為明顯。作為一種新穎的多址接入方式，多載波CDMA充分利用了OFDM最優(yōu)頻率利用率以及CDMA的多址和頻率分集，且系統(tǒng)容量和抗符號間干擾性能明顯優(yōu)于傳統(tǒng)的單載波CDMA。這些特性使得多載波CDMA成為未來的寬帶無線通信系統(tǒng)最有希望的候選。 @@ 本文研究了一種多載波擴頻通信系統(tǒng)，介紹了其Rake接收機工作原理和設(shè)計思想，進行了理論仿真并用FPGA予以實現(xiàn)。 @@ 本文首先介紹了移動通信系統(tǒng)的發(fā)展歷史以及OFDM和CDMA技術(shù)原理，并描述了OFDM和CDMA結(jié)合的三種系統(tǒng)（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系統(tǒng)模型；接著，介紹了目前影響移動通信的主要衰落以及Rake接收機基本原理及其作用。多徑信號的每路信號都可能含有可以利用的信息，Rake接收機就是通過多個相關(guān)接收器接收多徑信號中各路信號，通過信道估計和信道補償消去信道因子的附加相位，并把他們合并在一起，以此來改善信號的信噪比和系統(tǒng)的可靠性；在此基礎(chǔ)上，論文提出了一種多載波擴頻通信系統(tǒng)的實現(xiàn)方案，并詳細介紹了其Rake接收機實現(xiàn)原理，給出了最大比合并時各種分徑數(shù)目下系統(tǒng)誤碼率的仿真圖；最后介紹了此方案中Rake接收機的FPGA硬件實現(xiàn)設(shè)計方案及其系統(tǒng) 測試結(jié)果。@@ 仿真結(jié)果顯示出隨著分集徑數(shù)的增加，系統(tǒng)的誤碼率顯著降低。表明Rake接收機抗多徑衰落效果顯著，且在多載波CDMA系統(tǒng)中其分集效果更好，實現(xiàn)相對簡單。最終Rake接收機的FPGA實現(xiàn)結(jié)果同理論仿真一致，時序通過，資源耗費不大，具有較大的實用價值。 @@關(guān)鍵詞：多載波擴頻通信，CDMA，Rake接收機，F(xiàn)PGA
上傳時間： 2013-07-25
上傳用戶：axxsa
這篇文章介紹了MSP430系列多單片機間的SPI主從通信原理和相關(guān)例程
上傳時間： 2013-04-24
上傳用戶：啦啦啦啦啦啦啦
擴頻通信，即擴展頻譜通信技術(shù)(Spread Spectrum Communication)，它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列，也即擴頻序列(SpreadSequence)調(diào)制，實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理，恢復出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強的抗人為干擾，抗窄帶干擾，抗多徑干擾的能力，并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性，可讓設(shè)計者開發(fā)出滿足多種標準的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標準的變化，并能提供可行的方法來滿足不斷變化的標準要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障，使軟硬件工程師們有了真正的共同語言，使目前一切仍處于計算機輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴頻通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究，并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分，最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼，并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應(yīng)的功能仿真和時序時延仿真；第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路，并進行了相關(guān)測試，完成了預(yù)定的功能。
上傳時間： 2013-07-26
上傳用戶：15679277906
高速、高精度已經(jīng)成為伺服驅(qū)動系統(tǒng)的發(fā)展趨勢，而位置檢測環(huán)節(jié)是決定伺服系統(tǒng)高速、高精度性能的關(guān)鍵環(huán)節(jié)之一。光電編碼器作為伺服驅(qū)動系統(tǒng)中常用的檢測裝置，根據(jù)結(jié)構(gòu)和原理的不同分為增量式和絕對式。本文從原理上對增量式光電編碼器和絕對式光電編碼器做了深入的分析，通過對比它們的特性，得出了絕對式光電編碼器更適合高速、高精度伺服驅(qū)動系統(tǒng)的結(jié)論。 絕對式光電編碼器精度高、位數(shù)多的特點決定其通信方式只能采取串行傳輸方式，且由相應(yīng)的通信協(xié)議控制信息的傳輸。本文首先針對編碼器主要生產(chǎn)廠商日本多摩川公司的絕對式光電編碼器，深入研究了通信協(xié)議相關(guān)的硬件電路、數(shù)據(jù)幀格式、時序等。隨后介紹了新興的電子器件FPGA及其開發(fā)語言硬件描述語言Verilog HDL，并對基于FPGA的絕對式編碼器通信接口電路做了可行性的分析。在此基礎(chǔ)上，采用自頂向下的設(shè)計方法，將整個接口電路劃分成發(fā)送模塊、接收模塊、序列控制模塊等多個模塊，各個模塊采用Verilog語言進行描述設(shè)計編碼器接口電路。最終的設(shè)計在相關(guān)硬件電路上實現(xiàn)。最后，通過在TMS320F2812伺服控制平臺上編寫的硬件驅(qū)動程序驗證了整個設(shè)計的各項功能，達到了設(shè)計的要求。
上傳時間： 2013-07-11
上傳用戶：snowkiss2014
國家863項目“飛行控制計算機系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設(shè)計SCI串行通信接口，以實現(xiàn)環(huán)上多計算機系統(tǒng)間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個模塊：SCI節(jié)點模型模塊和CPCI總線接口模塊的功能和實現(xiàn)進行了詳細的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進程、旁路FIFO、接受和發(fā)送存儲器、地址解碼、MUX。在SCI節(jié)點模型的實現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實現(xiàn)主機之間的高速串行通信，并利用Aurora IP核實現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計一個同步FIFO實現(xiàn)旁路FIFO；利用FPGA上的塊RAM實現(xiàn)發(fā)送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現(xiàn)整個通信接口具體的內(nèi)部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數(shù)據(jù)交換的速率。 設(shè)計選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個系統(tǒng)的設(shè)計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計下載到FC通信卡中運行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計進行驗證，運行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
簡述了SPI總線協(xié)議工作時序和配置要求，通過一個成功的實例詳細介紹了使用SPI 總線實現(xiàn)DSP與MCU之間的高速通信方法，并參考實例給出了SPI接口的硬件連接、初始化、 以及傳輸測試程序的編寫方法。 關(guān)鍵詞：SPI接口；McBSP；總線；高速通信
上傳時間： 2013-04-24
上傳用戶：jhksyghr
單片機與DSP之間通信問題一直是大家關(guān)注得焦點，目前已出現(xiàn)的不少解決方案但大多針對于5V工作電壓的DSP系 統(tǒng),筆者對諸方案進行詳細比較分析,發(fā)現(xiàn)多數(shù)并未從根本上解決不同系統(tǒng)之間通信的電平轉(zhuǎn)換問題,面對工作電壓并不唯一的 DSP芯片系列,在此提出一種全新的串行通信模式,經(jīng)濟有效地解決了通信中電平轉(zhuǎn)換問題可靠地實現(xiàn)數(shù)據(jù)交換,并且在實際開發(fā) 的直流無刷電機變頻器人機界面與控制核心TMS320LF2407 DSP之間串行通信中驗證了其可行性。
上傳時間： 2013-07-18
上傳用戶：abc123456.
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
