亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Cyclone???????????????????????????????ˉ????????????????????????????????????????????????????????????????Altera???????????????????????????????ˉ????????????????????????????????????????????????????????????????FPGA???????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????￠

  • ALTERA公司器件介紹匯總

    　　本資料是關于Altera公司基本器件的主要介紹（主要特性、優(yōu)勢、適用配置器件、型號、引腳、下載電纜、軟件等） 　　目 錄 　　1、 MAX7000系列器件 　　2、 MAX3000A系列器件 　　3、 MAX II 系列器件 　　4、 Cyclone系列器件 　　5、 Cyclone II系列器件 　　6、 Stratix系列器件 　　7、 Stratix GX系列器件 　　8、 Stratix II系列器件 　　9、 HardCopy II結(jié)構(gòu)化ASIC 　　10、其它系列器件 　　11、配置器件 　　12、下載電纜 　　13、開發(fā)軟件 　　14、IP CORE 　　15、Nios II嵌入式處理器 　　16、ALTERA開發(fā)板 　　17、ALTERA電源選擇

    標簽： ALTERA 器件

    上傳時間： 2013-10-16

    上傳用戶：文993

  • 基于FPGA的實時視頻信號處理平臺的設計

    提出一種基于FPGA的實時視頻信號處理平臺的設計方法，該系統(tǒng)接收低幀率數(shù)字YCbCr 視頻信號，對接收的視頻信號進行格式和彩色空間轉(zhuǎn)換、像素和，利用片外SDRAM存儲器作為幀緩存且通過時序控制器進行幀率提高，最后通過VGA控制模塊對圖像信號進行像素放大并在VGA顯示器上實時顯示。整個設計使用Verilog HDL語言實現(xiàn)，采用Altera公司的EP2S60F1020C3N芯片作為核心器件并對功能進行了驗證。

    標簽： FPGA 實時視頻 信號處理平臺

    上傳時間： 2013-11-10

    上傳用戶：sjb555

  • Stratix V FPGA 28 nm創(chuàng)新技術超越摩爾定律

    　　本白皮書介紹 Stratix V FPGA 是怎樣幫助用戶提高帶寬同時保持其成本和功耗預算不變。在工藝方法基礎上，Altera 利用 FPGA 創(chuàng)新技術超越了摩爾定律，滿足更大的帶寬要求，以及成本和功耗預算。Altera Stratix ® V FPGA 通過 28-Gbps 高功效收發(fā)器突破了帶寬限制，支持用戶使用嵌入式 HardCopy ®模塊將更多的設計集成到單片F(xiàn)PGA中，部分重新配置功能還提高了靈活性。

    標簽： Stratix FPGA 28 創(chuàng)新技術

    上傳時間： 2013-10-30

    上傳用戶：luke5347

  • 基于FPGA的數(shù)字穩(wěn)定校正單元的實現(xiàn)

    　　為了實現(xiàn)對非相干雷達的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設計了一種基于FPGA的DSU硬件實現(xiàn)方法。實驗結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實時性，可實現(xiàn)非相參雷達的相參化功能。

    標簽： FPGA 數(shù)字穩(wěn)定校正

    上傳時間： 2013-10-14

    上傳用戶：603100257

  • 四大FPGA供應商專家談FPGA設計訣竅

    　Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應商，為了 幫助中國的應用開發(fā)工程師更深入地了解FPGA的具體設計訣竅，我們特別邀請到了Altera系統(tǒng)應用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術市場工程師 Philippe Garrault、Xilinx產(chǎn)品應用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關心的關鍵設計問題發(fā)表他們的獨到見解，包括：什么是目前FPGA應用工 程師面對的最主要設計問題？如何解決？當開始一個新的FPGA設計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會建議你的客戶如何做？

    標簽： FPGA 商 家

    上傳時間： 2013-11-09

    上傳用戶：xinshou123456

  • fpga開發(fā)板電路圖

    fpga開發(fā)板電路圖有10多種fpga開發(fā)板電路圖，供下載。 Cyclone II EP2C20 原理圖.pdf

    標簽： fpga 開發(fā)板 電路圖

    上傳時間： 2014-05-25

    上傳用戶：smallfish

  • 基于FPGA的DDS IP核設計方案

    以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術，在一片 FPGA 芯片上實現(xiàn)了整個信號源的硬件開發(fā)平臺，達到既簡化電路設計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。

    標簽： FPGA DDS IP核 設計方案

    上傳時間： 2013-11-06

    上傳用戶：songkun

  • 基于CycloneIII構(gòu)成的RS編碼系統(tǒng)

    本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作為核心器件構(gòu)成了R-S（255，223）編碼系統(tǒng)；利用Quartus II 9.0作為硬件仿真平臺，用硬件描述語言Verilog_HDL實現(xiàn)編程，并且通過JTAG接口與EP3C10連接。R-S（Reed-Solomon）碼是一類糾錯能力很強的特殊的非二進制BCH碼，能應對隨機性和突發(fā)性錯誤，廣泛應用于各種通信系統(tǒng)中和保密系統(tǒng)中。R-S（255，223）碼能夠檢測32字節(jié)長度和糾錯16字節(jié)長度的連續(xù)數(shù)據(jù)錯誤信息。

    標簽： CycloneIII RS編碼

    上傳時間： 2013-11-07

    上傳用戶：exxxds

  • FPGA電子課件_共8課

    學習FPGA的課件，內(nèi)容含有軟件的介紹，Altera和Xilinx芯片的介紹，以及VHDL的編程風格。和一些實例講解。

    標簽： FPGA 電子課件

    上傳時間： 2013-10-15

    上傳用戶：xmsmh

  • 基于FPGA 的單精度浮點數(shù)乘法器設計

    設計了一個基于FPGA的單精度浮點數(shù)乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發(fā)板上進行了驗證.

    標簽： FPGA 精度 浮點數(shù) 乘法器設計

    上傳時間： 2013-10-09

    上傳用戶：xjy441694216

主站蜘蛛池模板： 江西省| 周口市| 长汀县| 洱源县| 白朗县| 正蓝旗| 德惠市| 古交市| 景德镇市| 开阳县| 临夏县| 宁武县| 临澧县| 岳阳市| 吉水县| 横峰县| 彩票| 乌拉特前旗| 梁平县| 海晏县| 沂南县| 四子王旗| 抚松县| 江城| 东丽区| 正镶白旗| 扶绥县| 确山县| 满洲里市| 沂南县| 城市| 玛纳斯县| 泽库县| 定陶县| 团风县| 诸暨市| 施甸县| 伽师县| 饶河县| 双鸭山市| 维西|