欧美日韩理论,亚洲欧洲日韩综合二区,伊人久久亚洲

Cyclone???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????Altera???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????FPGA???????????????????????????????????????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????￠

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個人收集的,如果需要,肯定會有用的!

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個人收集的,如果需要,肯定會有用的!

標簽： Multi-ICE ARM-FPGA altera ARM

上傳時間： 2016-04-24

上傳用戶：aig85
altera公司開發板上關于基于FPGA實現網絡協議的硬件描述

altera公司開發板上關于基于FPGA實現網絡協議的硬件描述

標簽： altera FPGA 開發板網絡協議

上傳時間： 2013-12-18

上傳用戶：yd19890720
Altera的DE2開發板上的DM9000A網絡FPGA接口及其驅動程序,還有 Demo程序

Altera的DE2開發板上的DM9000A網絡FPGA接口及其驅動程序,還有 Demo程序

標簽： Altera 9000A 9000 FPGA

上傳時間： 2016-05-02

上傳用戶：mikesering
在FPGA上實現序列機用的是Altera公司的DE1板子

在FPGA上實現序列機用的是Altera公司的DE1板子

標簽： Altera FPGA DE1 序列

上傳時間： 2016-05-19

上傳用戶：趙云興
基于QUARTUSII軟件實現FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

基于QUARTUSII軟件實現FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

標簽： QUARTUSII CYCLONE verilog ATERA

上傳時間： 2013-12-25

上傳用戶：qilin
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL

分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現方法仍然非常流行。首先這種方法可以節省鎖相環資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。偶數倍分頻：偶數倍分頻應該是大家都比較熟悉的分頻，通過計數器計數是完全可以實現的。如進行N倍偶數分頻，那么可以通過由待分頻的時鐘觸發計數器計數，當計數器從0計數到N/2-1時，輸出時鐘進行翻轉，并給計數器一個復位信號，使得下一個時鐘從零開始計數。以此循環下去。這種方法可以實現任意的偶數分頻。

標簽： altera FPGA PLL 分頻器

上傳時間： 2016-06-14

上傳用戶：wpwpwlxwlx
Altera公司調試CPLD/FPGA用的USBblaster的制作文檔

Altera公司調試CPLD/FPGA用的USBblaster的制作文檔，很詳細的，已經實踐過，絕對沒有問題

標簽： USBblaster Altera CPLD FPGA

上傳時間： 2013-12-25

上傳用戶：huannan88
現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。討論和仿真實現了基于FPGA的數字化DPSK調制解調系統。用Altera公司的FP

現代通信系統要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。討論和仿真實現了基于FPGA的數字化DPSK調制解調系統。用Altera公司的FPGA開發平臺Quartus II 3.0實現了一個對基帶信號的DPSK調制解調系統模型的仿真。

標簽： Altera FPGA DPSK 現代通信

上傳時間： 2016-06-15

上傳用戶：shawvi
利用Altera公司FPGA芯片

利用Altera公司FPGA芯片，設計一個汽車尾燈控制器，實現對汽車尾燈顯示狀態的控制。內容、要求： 1、汽車正向行駛，指示燈全滅。 2、右轉，右側三燈循環點亮。 3、左轉，左側三燈循環點亮 4、臨時剎車，指示燈同時閃爍。 6故障停車時所有尾燈亮起。

標簽： Altera FPGA 芯片

上傳時間： 2013-12-19

上傳用戶：1966640071
介紹ByteBlastrII(FPGA下載電路接口)的電路設計,按照電路圖自己設計,已經試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

介紹ByteBlastrII(FPGA下載電路接口)的電路設計,按照電路圖自己設計,已經試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

標簽： ByteBlastrII Altera FPGA

上傳時間： 2014-12-21

上傳用戶：410805624

主站蜘蛛池模板：金溪县| 田林县| 蒙城县| 宝兴县| 班玛县| 蒙城县| 彰化市| 怀化市| 和硕县| 惠东县| 安平县| 湛江市| 乌兰浩特市| 疏附县| 鹤壁市| 融水| 临沭县| 葵青区| 鄯善县| 外汇| 西宁市| 天全县| 湘潭市| 若尔盖县| 油尖旺区| 如皋市| 永德县| 隆德县| 新营市| 仙居县| 常宁市| 宿迁市| 辛集市| 罗源县| 崇义县| 金阳县| 陆良县| 巩留县| 察雅县| 外汇| 成安县|