懂色一区二区三区免费观看 ,国产精品羞羞答答在线观看 ,欧美精品日韩一本

Cyclone???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????Altera???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????FPGA???????????????????????????????????????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????￠

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個(gè)人收集的,如果需要,肯定會(huì)有用的!

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個(gè)人收集的,如果需要,肯定會(huì)有用的!

標(biāo)簽： Multi-ICE ARM-FPGA altera ARM

上傳時(shí)間： 2016-04-24

上傳用戶：aig85
altera公司開發(fā)板上關(guān)于基于FPGA實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的硬件描述

altera公司開發(fā)板上關(guān)于基于FPGA實(shí)現(xiàn)網(wǎng)絡(luò)協(xié)議的硬件描述

標(biāo)簽： altera FPGA 開發(fā)板網(wǎng)絡(luò)協(xié)議

上傳時(shí)間： 2013-12-18

上傳用戶：yd19890720
Altera的DE2開發(fā)板上的DM9000A網(wǎng)絡(luò)FPGA接口及其驅(qū)動(dòng)程序,還有 Demo程序

Altera的DE2開發(fā)板上的DM9000A網(wǎng)絡(luò)FPGA接口及其驅(qū)動(dòng)程序,還有 Demo程序

標(biāo)簽： Altera 9000A 9000 FPGA

上傳時(shí)間： 2016-05-02

上傳用戶：mikesering
在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子

在FPGA上實(shí)現(xiàn)序列機(jī) 用的是Altera公司的DE1板子

標(biāo)簽： Altera FPGA DE1 序列

上傳時(shí)間： 2016-05-19

上傳用戶：趙云興
基于QUARTUSII軟件實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

基于QUARTUSII軟件實(shí)現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

標(biāo)簽： QUARTUSII CYCLONE verilog ATERA

上傳時(shí)間： 2013-12-25

上傳用戶：qilin
分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL

分頻器是FPGA設(shè)計(jì)中使用頻率非常高的基本單元之一。盡管目前在大部分設(shè)計(jì)中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進(jìn)行時(shí)鐘的分頻、倍頻以及相移設(shè)計(jì)，但是，對(duì)于時(shí)鐘要求不太嚴(yán)格的設(shè)計(jì)，通過自主設(shè)計(jì)進(jìn)行時(shí)鐘分頻的實(shí)現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達(dá)到對(duì)時(shí)鐘操作的目的。偶數(shù)倍分頻：偶數(shù)倍分頻應(yīng)該是大家都比較熟悉的分頻，通過計(jì)數(shù)器計(jì)數(shù)是完全可以實(shí)現(xiàn)的。如進(jìn)行N倍偶數(shù)分頻，那么可以通過由待分頻的時(shí)鐘觸發(fā)計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)器從0計(jì)數(shù)到N/2-1時(shí)，輸出時(shí)鐘進(jìn)行翻轉(zhuǎn)，并給計(jì)數(shù)器一個(gè)復(fù)位信號(hào)，使得下一個(gè)時(shí)鐘從零開始計(jì)數(shù)。以此循環(huán)下去。這種方法可以實(shí)現(xiàn)任意的偶數(shù)分頻。

標(biāo)簽： altera FPGA PLL 分頻器

上傳時(shí)間： 2016-06-14

上傳用戶：wpwpwlxwlx
Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔

Altera公司調(diào)試CPLD/FPGA用的USBblaster的制作文檔，很詳細(xì)的，已經(jīng)實(shí)踐過，絕對(duì)沒有問題

標(biāo)簽： USBblaster Altera CPLD FPGA

上傳時(shí)間： 2013-12-25

上傳用戶：huannan88
現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FP

現(xiàn)代通信系統(tǒng)要求通信距離遠(yuǎn)、通信容量大、傳輸質(zhì)量好。作為其關(guān)鍵技術(shù)之一的調(diào)制解調(diào)技術(shù)一直是人們研究的一個(gè)重要方向。討論和仿真實(shí)現(xiàn)了基于FPGA的數(shù)字化DPSK調(diào)制解調(diào)系統(tǒng)。用Altera公司的FPGA開發(fā)平臺(tái)Quartus II 3.0實(shí)現(xiàn)了一個(gè)對(duì)基帶信號(hào)的DPSK調(diào)制解調(diào)系統(tǒng)模型的仿真。

標(biāo)簽： Altera FPGA DPSK 現(xiàn)代通信

上傳時(shí)間： 2016-06-15

上傳用戶：shawvi
利用Altera公司FPGA芯片

利用Altera公司FPGA芯片，設(shè)計(jì)一個(gè)汽車尾燈控制器，實(shí)現(xiàn)對(duì)汽車尾燈顯示狀態(tài)的控制。內(nèi)容、要求： 1、汽車正向行駛，指示燈全滅。 2、右轉(zhuǎn)，右側(cè)三燈循環(huán)點(diǎn)亮。 3、左轉(zhuǎn)，左側(cè)三燈循環(huán)點(diǎn)亮 4、臨時(shí)剎車，指示燈同時(shí)閃爍。 6故障停車時(shí)所有尾燈亮起。

標(biāo)簽： Altera FPGA 芯片

上傳時(shí)間： 2013-12-19

上傳用戶：1966640071
介紹ByteBlastrII(FPGA下載電路接口)的電路設(shè)計(jì),按照電路圖自己設(shè)計(jì),已經(jīng)試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

介紹ByteBlastrII(FPGA下載電路接口)的電路設(shè)計(jì),按照電路圖自己設(shè)計(jì),已經(jīng)試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

標(biāo)簽： ByteBlastrII Altera FPGA

上傳時(shí)間： 2014-12-21

上傳用戶：410805624

主站蜘蛛池模板：鹤庆县| 樟树市| 巴楚县| 金昌市| 迭部县| 高淳县| 武冈市| 定结县| 东光县| 阿瓦提县| 遂宁市| 荆州市| 五家渠市| 闽侯县| 河北省| 彰武县| 宜兰市| 庄河市| 津市市| 来凤县| 临沧市| 渭源县| 株洲县| 大关县| 新绛县| 乐业县| 佳木斯市| 神池县| 兴海县| 永福县| 永城市| 上蔡县| 谷城县| 贵港市| 杭州市| 镇宁| 江油市| 鄂伦春自治旗| 辽源市| 余江县| 凤翔县|