国产韩日精品,中文字幕亚洲情99在线,亚洲人免费短视频

Cyclone???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????Altera???????????????????????????????????????????????????????????????ˉ????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????FPGA???????????????????????????????????????????????????????????????ˉ???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????§???????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????????￠

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個人收集的,如果需要,肯定會有用的!

altera下載線合集,ARM-FPGA下載線,Multi-ICE ARM 仿真器資料,一PCB,SCH格式為主,個人收集的,如果需要,肯定會有用的!

標簽： Multi-ICE ARM-FPGA altera ARM

上傳時間： 2016-04-24

上傳用戶：aig85
altera公司開發(fā)板上關于基于FPGA實現(xiàn)網(wǎng)絡協(xié)議的硬件描述

altera公司開發(fā)板上關于基于FPGA實現(xiàn)網(wǎng)絡協(xié)議的硬件描述

標簽： altera FPGA 開發(fā)板網(wǎng)絡協(xié)議

上傳時間： 2013-12-18

上傳用戶：yd19890720
Altera的DE2開發(fā)板上的DM9000A網(wǎng)絡FPGA接口及其驅動程序,還有 Demo程序

Altera的DE2開發(fā)板上的DM9000A網(wǎng)絡FPGA接口及其驅動程序,還有 Demo程序

標簽： Altera 9000A 9000 FPGA

上傳時間： 2016-05-02

上傳用戶：mikesering
在FPGA上實現(xiàn)序列機用的是Altera公司的DE1板子

在FPGA上實現(xiàn)序列機用的是Altera公司的DE1板子

標簽： Altera FPGA DE1 序列

上傳時間： 2016-05-19

上傳用戶：趙云興
基于QUARTUSII軟件實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

基于QUARTUSII軟件實現(xiàn)FPGA（ATERA CYCLONE II系列）與SD卡SD模式通信所用語言位verilog HDL

標簽： QUARTUSII CYCLONE verilog ATERA

上傳時間： 2013-12-25

上傳用戶：qilin
分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如altera的PLL

分頻器是FPGA設計中使用頻率非常高的基本單元之一。盡管目前在大部分設計中還廣泛使用集成鎖相環(huán)(如altera的PLL，Xilinx的DLL)來進行時鐘的分頻、倍頻以及相移設計，但是，對于時鐘要求不太嚴格的設計，通過自主設計進行時鐘分頻的實現(xiàn)方法仍然非常流行。首先這種方法可以節(jié)省鎖相環(huán)資源，再者，這種方式只消耗不多的邏輯單元就可以達到對時鐘操作的目的。偶數(shù)倍分頻：偶數(shù)倍分頻應該是大家都比較熟悉的分頻，通過計數(shù)器計數(shù)是完全可以實現(xiàn)的。如進行N倍偶數(shù)分頻，那么可以通過由待分頻的時鐘觸發(fā)計數(shù)器計數(shù)，當計數(shù)器從0計數(shù)到N/2-1時，輸出時鐘進行翻轉，并給計數(shù)器一個復位信號，使得下一個時鐘從零開始計數(shù)。以此循環(huán)下去。這種方法可以實現(xiàn)任意的偶數(shù)分頻。

標簽： altera FPGA PLL 分頻器

上傳時間： 2016-06-14

上傳用戶：wpwpwlxwlx
Altera公司調試CPLD/FPGA用的USBblaster的制作文檔

Altera公司調試CPLD/FPGA用的USBblaster的制作文檔，很詳細的，已經(jīng)實踐過，絕對沒有問題

標簽： USBblaster Altera CPLD FPGA

上傳時間： 2013-12-25

上傳用戶：huannan88
現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。討論和仿真實現(xiàn)了基于FPGA的數(shù)字化DPSK調制解調系統(tǒng)。用Altera公司的FP

現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向。討論和仿真實現(xiàn)了基于FPGA的數(shù)字化DPSK調制解調系統(tǒng)。用Altera公司的FPGA開發(fā)平臺Quartus II 3.0實現(xiàn)了一個對基帶信號的DPSK調制解調系統(tǒng)模型的仿真。

標簽： Altera FPGA DPSK 現(xiàn)代通信

上傳時間： 2016-06-15

上傳用戶：shawvi
利用Altera公司FPGA芯片

利用Altera公司FPGA芯片，設計一個汽車尾燈控制器，實現(xiàn)對汽車尾燈顯示狀態(tài)的控制。內容、要求： 1、汽車正向行駛，指示燈全滅。 2、右轉，右側三燈循環(huán)點亮。 3、左轉，左側三燈循環(huán)點亮 4、臨時剎車，指示燈同時閃爍。 6故障停車時所有尾燈亮起。

標簽： Altera FPGA 芯片

上傳時間： 2013-12-19

上傳用戶：1966640071
介紹ByteBlastrII(FPGA下載電路接口)的電路設計,按照電路圖自己設計,已經(jīng)試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

介紹ByteBlastrII(FPGA下載電路接口)的電路設計,按照電路圖自己設計,已經(jīng)試過,能用.好不容易找來的.Altera原裝下載線賣1K多呢

標簽： ByteBlastrII Altera FPGA

上傳時間： 2014-12-21

上傳用戶：410805624

主站蜘蛛池模板：大荔县| 莱阳市| 周口市| 阳朔县| 孟津县| 安西县| 晋宁县| 鄄城县| 玉田县| 伊通| 怀化市| 阿瓦提县| 通海县| 岳池县| 宜君县| 双流县| 苍山县| 鄯善县| 无为县| 宁都县| 大同县| 旬邑县| 双城市| 鄂温| 布尔津县| 剑阁县| 体育| 襄樊市| 姚安县| 伊宁县| 鲁山县| 虞城县| 青阳县| 嘉荫县| 响水县| 广河县| 固始县| 延长县| 响水县| 修武县| 雷山县|