Altera公司SoC FPGA產(chǎn)品簡介高級信息摘要(英文資料) 圖 硬件處理系統(tǒng)
標(biāo)簽： Altera FPGA SoC 產(chǎn)品簡介
上傳時間： 2014-12-28
上傳用戶：TRIFCT
七天玩轉(zhuǎn)Altera：學(xué)習(xí)FPGA必經(jīng)之路包括基礎(chǔ)篇、時序篇和驗(yàn)證篇三個部分。
上傳時間： 2013-10-11
上傳用戶：woshinimiaoye
本資料是關(guān)于Altera公司 Stratix V GX FPGA開發(fā)板電路圖的資料。資料包括開發(fā)板原理圖、PCB圖。
標(biāo)簽： Stratix Altera FPGA GX
上傳時間： 2014-01-22
上傳用戶：18707733937
一種采用Altera Cyclone Ⅲ FPGA將標(biāo)準(zhǔn)清晰度電視(SDTV)轉(zhuǎn)換成高清晰度電視(HDTV)的方法.用圖像插值技術(shù),充分利用了原始圖像,實(shí)現(xiàn)視頻格式水平方向上行內(nèi)像素點(diǎn)的增加及垂直方向上行數(shù)的提升,滿足高清晰度電視格式的標(biāo)準(zhǔn)輸出.整個上變換模塊的復(fù)雜度低,易于硬件實(shí)現(xiàn),完成了專用格式轉(zhuǎn)換芯片的功能,在工程應(yīng)用中有利于提高系統(tǒng)的集成度和靈活性.
標(biāo)簽： SDTV-HDTV FPGA 轉(zhuǎn)換
上傳時間： 2013-11-22
上傳用戶：lansedeyuntkn
電子發(fā)燒友網(wǎng)訊： Altera公司 28nm FPGA系列芯片共包括三大系列：Stratix V、Arria V與Cyclone V系列芯片。近日，Altera公司也正式宣布該三大系列芯片已全部開始量產(chǎn)出貨。Altera公司憑借著其28nm FPGA芯片在性能和成本上的優(yōu)勢，未來的前景勢必?zé)o法估量。通過本文對Altera公司 28nm FPGA系列芯片的基本性能、市場優(yōu)勢、型號差異以及典型應(yīng)用等介紹，電子發(fā)燒友網(wǎng)小編將帶領(lǐng)大家一起來感受Altera公司28nm FPGA系列芯片的“雄韜偉略”，深入闡述如何更好地為你未來的設(shè)計(jì)選擇相應(yīng)的Altera 28nm FPGA 芯片。
上傳時間： 2013-10-31
上傳用戶：半熟1994
隨著計(jì)算機(jī)和微電子技術(shù)的飛速發(fā)展，基于數(shù)字信號處理的示波器、信號發(fā)生器、邏輯分析儀和頻譜分析儀等測量儀器已經(jīng)應(yīng)用到各個領(lǐng)域并且發(fā)揮著重要作用，但這些儀器昂貴的價(jià)格阻礙了它們的普遍使用。 本文針對電子測量儀器技術(shù)發(fā)展和普及的情況，結(jié)合用FPGA實(shí)現(xiàn)數(shù)字信號處理的優(yōu)勢，研究一種基于FPGA的輔助性獨(dú)立電予測量儀器的軟件系統(tǒng)。這種儀器可以作為數(shù)模混合電路測試和驗(yàn)證的工具，用來觀察模擬信號波形、數(shù)字信號時序波形、模擬信號的幅度頻譜，也可以用來產(chǎn)生DDS信號。在硬件選擇上，使用具有Altera公司CycloneⅡ器件的平臺來實(shí)現(xiàn)單片DSP系統(tǒng)，這種芯片成本低廉、工作速度快、技術(shù)兼容性好；在軟件設(shè)計(jì)上，采用基于FPGA的可編程數(shù)字邏輯設(shè)計(jì)方法，這種方法具有開發(fā)難度小、功能擴(kuò)展簡單等優(yōu)點(diǎn)。設(shè)計(jì)中采用的關(guān)鍵技術(shù)包括：基于FPGA和IP Core的Verilog HDL設(shè)計(jì)、數(shù)據(jù)采集、數(shù)據(jù)存儲、數(shù)據(jù)處理以及數(shù)據(jù)波形的實(shí)時顯示。對這些技術(shù)的研究探討不僅有理論研究價(jià)值，在科學(xué)實(shí)驗(yàn)和產(chǎn)品設(shè)計(jì)中同樣具有重要的實(shí)用價(jià)值。系統(tǒng)的設(shè)計(jì)以低資源、高性能為目標(biāo)，設(shè)計(jì)中采用了科學(xué)的模塊劃分、設(shè)計(jì)與集成的方法，在保持原四種信號處理功能不變的前提下，盡量多的節(jié)約各種FPGA資源，為實(shí)現(xiàn)低成本的輔助電子測量儀器提供了可能。
標(biāo)簽： FPGA 多功能電子 測量系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：love_stanford
數(shù)字信息時代帶來了“信息大爆炸”，使數(shù)據(jù)量大增，而數(shù)字圖像數(shù)據(jù)更是如此，如果不對圖像數(shù)據(jù)進(jìn)行有效的壓縮，那么圖像信息的存儲與傳輸將無法進(jìn)行。顯然，尋求一種高效的圖像壓縮系統(tǒng)具有很大的現(xiàn)實(shí)意義。 本文基于大規(guī)模現(xiàn)場可編程邏輯陣列(FPGA)和高速數(shù)字信號處理器(DSP)協(xié)同作業(yè)，來完成實(shí)時圖像處理的系統(tǒng)設(shè)計(jì)。出于對系統(tǒng)設(shè)計(jì)上的性能和功耗方面的考慮，系統(tǒng)中FPGA 選用的是ALTERA公司的Cyclone系列芯片EP1C12Q240C8，DSP選用的是TI公司的55x系列芯片TMS320VC5502。該系統(tǒng)集圖像采集、壓縮、顯示和存儲功能于一體，其中DSP為主處理器負(fù)責(zé)圖像處理，F(xiàn)PGA為協(xié)處理器負(fù)責(zé)系統(tǒng)的所有數(shù)字邏輯控制。FPGA和DSP的工作之間形成流水，并且借助于一片雙口RAM(CY7C025AV-15AI)完成兩者的通訊。結(jié)合FPGA和DSP自身的特點(diǎn)，本文提出一種新穎的信息通信方式，借助于一片雙口RAM，其內(nèi)部按其存儲空間等分兩塊，利用乒乓技術(shù)完成對高速實(shí)時的圖像數(shù)據(jù)緩沖。 該系統(tǒng)從視頻采集、傳輸、壓縮到圖像存儲等整個過程的工作，分別由FPGA和DSP承擔(dān)。充分考慮到它們自身的優(yōu)缺點(diǎn)，在滿足系統(tǒng)實(shí)時性要求的同時，結(jié)構(gòu)靈活，便于以后的擴(kuò)展與升級。結(jié)果表明，在TMS320VC5502實(shí)現(xiàn)了對采集圖像的JPEG壓縮，效果良好且滿足了實(shí)時性的要求，因此系統(tǒng)的功能得到了總體上的驗(yàn)證。 關(guān)鍵詞：圖像處理；FPGA；DSP；JPEG
上傳時間： 2013-06-11
上傳用戶：hjshhyy
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對模糊PID算法進(jìn)行了深入的分析和研究。通過對汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時分別對實(shí)現(xiàn)的各個功能模塊和整個算法模塊進(jìn)行了功能時序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開發(fā)成本。
上傳時間： 2013-07-21
上傳用戶：thinode
無線傳感器網(wǎng)絡(luò)（Wireless Sensor Networks，WSN）是由大量傳感器節(jié)點(diǎn)組成，這些節(jié)點(diǎn)部署在監(jiān)測區(qū)域內(nèi)通過無線通信方式，形成的一個多跳自組織的網(wǎng)絡(luò)。整個網(wǎng)絡(luò)的作用是協(xié)作地感知、采集和處理網(wǎng)絡(luò)覆蓋區(qū)域中監(jiān)測對象的信息，并發(fā)送給觀察者，可廣泛應(yīng)用于環(huán)境監(jiān)測、醫(yī)療護(hù)理、軍事、商業(yè)等多個領(lǐng)域。 媒體訪問控制（Medium Access Control，MAC）協(xié)議處于無線傳感器網(wǎng)絡(luò)協(xié)議的物理層和路由層之間，用于在傳感器節(jié)點(diǎn)間公平有效地共享通信媒介，對傳感器網(wǎng)絡(luò)的性能有較大影響。與傳統(tǒng)無線網(wǎng)絡(luò)不同，提高能量效率和可擴(kuò)展性是無線傳感器網(wǎng)絡(luò)MAC協(xié)議設(shè)計(jì)的主要目標(biāo)。 本文主要闡述基于FPGA對IEEE802．15．4 MAC層功能的實(shí)現(xiàn)。首先介紹了無線傳感器網(wǎng)絡(luò)的體系結(jié)構(gòu)、MAC協(xié)議的設(shè)計(jì)要求以及已有的MAC層協(xié)議，討論了無線傳感器網(wǎng)絡(luò)MAC層的主要要求和功能。然后詳細(xì)介紹和分析了IEEE802．15．4的MAC協(xié)議，并在此基礎(chǔ)上，通過NS2平臺對MAC層協(xié)議進(jìn)行了仿真，研究不同網(wǎng)絡(luò)負(fù)荷下信道訪問機(jī)制的各個參數(shù)對吞吐量，丟包率，傳輸延時的影響，分析了隱蔽站問題、確認(rèn)幀機(jī)制。 本文對MAC層中的主要功能，諸如數(shù)據(jù)收發(fā)、幀處理、信道接入方式以及幀檢驗(yàn)等提出了基于FPGA的硬件解決方法。設(shè)計(jì)選用硬件描述語言VerilogHDL，在QuartusⅡ中完成模塊的綜合和布局布線，在QuartusⅡ和Modelsim中進(jìn)行時序仿真驗(yàn)證，最終下載到自主設(shè)計(jì)Altera公司的Cyclone開發(fā)板中。 對設(shè)計(jì)的驗(yàn)證采取的是由里及外的方式，先對系統(tǒng)主模塊的功能進(jìn)行驗(yàn)證，然后下載到與CC2430開發(fā)板相連接的FPGA中對設(shè)計(jì)進(jìn)行驗(yàn)證測試。驗(yàn)證流程是功能仿真、時序仿真和板級調(diào)試，最終通過測試，驗(yàn)證了該設(shè)計(jì)的功能。測試結(jié)果表明，該模塊能滿足無線傳感器網(wǎng)絡(luò)低速率應(yīng)用環(huán)境的需要，具有優(yōu)良的擴(kuò)展性能，達(dá)到了預(yù)期的設(shè)計(jì)目標(biāo)。
標(biāo)簽： FPGA MAC 無線傳感器網(wǎng)絡(luò)
上傳時間： 2013-06-14
上傳用戶：竺羽翎2222
近年來，語音識別研究大部分集中在算法設(shè)計(jì)和改進(jìn)等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實(shí)現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進(jìn)行研究的基礎(chǔ)上，重點(diǎn)探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實(shí)現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計(jì)基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點(diǎn)是實(shí)現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實(shí)現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護(hù)性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運(yùn)算，在設(shè)計(jì)中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實(shí)現(xiàn)了語音信號的端點(diǎn)檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計(jì)模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點(diǎn)，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計(jì)，在此基礎(chǔ)上進(jìn)行了系統(tǒng)的軟硬件的選擇和設(shè)計(jì)。 （2）自主設(shè)計(jì)了純硬件描述語言的驅(qū)動電路設(shè)計(jì)，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進(jìn)行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點(diǎn)256點(diǎn)的FFT模塊的設(shè)計(jì)，此模塊是系統(tǒng)成敗的關(guān)鍵，實(shí)現(xiàn)高速實(shí)時的運(yùn)算。 （4）結(jié)合SOPC的特性，設(shè)計(jì)了人機(jī)友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計(jì)完成用戶定制的系統(tǒng)。 （5）進(jìn)行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實(shí)現(xiàn)實(shí)時處理的目的，具有一定的市場潛在價(jià)值。
標(biāo)簽： FPGA 語音識別 系統(tǒng)設(shè)計(jì)
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
