用VHDL硬件描述語言實現的對FPGA（Cyclone II）的配置的VHDL源代碼。
上傳時間： 2015-04-02
上傳用戶：nanxia
Cyclone是基于gtk 開發的，目的是給一些沒法享受到lumaqq和eva強大功能的老爺機一個新的選擇,本身基于gtkmm開發，需要gtkmm庫的支持
上傳時間： 2015-07-02
上傳用戶：王楚楚
ALtera FPGA CYCLONE系列的功耗計算工具，相信大家會用的著．
上傳時間： 2014-01-09
上傳用戶：lht618
2006altera大賽－基于軟核Nios的寬譜正弦信號發生器設計：摘要：本設計運用了基于 Nios II 嵌入式處理器的 SOPC 技術。系統以 ALTERA公司的 Cyclone 系列 FPGA 為數字平臺，將微處理器、總線、數字頻率合成器、存儲器和 I/O 接口等硬件設備集中在一片 FPGA 上，利用直接數字頻率合成技術、數字調制技術實現所要求波形的產生，用 FPGA 中的 ROM 儲存 DDS 所需的波形表，充分利用片上資源，提高了系統的精確度、穩定性和抗干擾性能。使用新的數字信號處理（DSP）技術，通過在 Nios 中軟件編程解決 不同的調制方式的實現和選擇。系統頻率實現 1Hz～20MHz 可調，步進達到了1Hz；完成了調幅、調頻、二進制 PSK、二進制 ASK、二進制 FSK 調制和掃頻輸出的功能。
標簽： Nios Cyclone altera ALTERA
上傳時間： 2015-09-02
上傳用戶：coeus
Cyclone II EP2C5實驗開發板原理圖PDF文件
上傳時間： 2015-09-20
上傳用戶：thinode
Cyclone EP1C12開發板原理圖PDF文件
上傳時間： 2013-12-14
上傳用戶：z1191176801
基于Altera公司系列FPGA(Cyclone EP1C3T144C8)、Verilog HDL、MAX7219數碼管顯示芯片、4X4矩陣鍵盤、TDA2822功放芯片及揚聲器等實現了《電子線路設計• 測試• 實驗》課程中多功能數字鐘實驗所要求的所有功能和其它一些擴展功能。包括：基本功能——以數字形式顯示時、分、秒的時間，小時計數器為同步24進制，可手動校時、校分；擴展功能——仿廣播電臺正點報時，任意時刻鬧鐘（選做），自動報整點時數（選做）；其它擴展功能——顯示年月日（能處理大月小月，可手動任意設置年月日），秒表（包括開始、暫停和清零）。
標簽： Cyclone Verilog Altera 144C
上傳時間： 2015-09-27
上傳用戶：1051290259
基于MCS-51單片機的數字鐘設計 [摘要] III [ABSTRACT] IV 引言 1 1緒論 2 1.1 集成電路 2 1.2 主要技術的背景 2 1.2.1 發展歷史 2 1.2.2 現狀 3 1.2.3 發展趨勢 3 2器件簡介 4 2.1 LED顯示器 4 2.1.1 LED顯示器的結構 4 2.1.2 LED的接線形式 5 2.2 AT89C52簡介 5 2.2.1 AT89C52主要性能參數： 5 2.2.2 AT89C52單片機的功能特性概述： 6 2.3 DS1302芯片 9 2.3.1 DS1302的性能特性： 9 2.3.2 DS1302數據操作原理 10 2.4 74LS164－八位移位寄存器 14 2.4.1 74LS64簡介 14 2.4.2 74LS164邏輯介紹： 15 3硬件電路 17 3.1 線路的設計 17 3.1.1 電源轉換模塊 18 3.1.2 主控制模塊 18 3.1.3 顯示模塊 19 3.1.4 鍵盤接口設計 20 3.2 電路圖的繪制 20 3.3 電路板的焊接 20 3.4 打開電源前應注意的問題 20 4軟件設計部分 21 4.1 陽歷程序的設計 21 4.2 時間調整程序設計 21 4.3 陰歷程序設計 23 5調試 28 6小結 29 7致謝 30 8參考文獻 31 9附錄 32
上傳時間： 2015-10-17
上傳用戶：xuan‘nian
FPGA flash 編程序,使用CYCLONE和FLASH
上傳時間： 2015-12-17
上傳用戶：lwwhust
重要代碼,FPGA CYCLONE FLASH DRIVER
上傳時間： 2013-12-26
上傳用戶：comua
