<strike id="kegoc"></strike>
在傳統(tǒng)的電力電子電路中，DC/DC變換器通常采用模擬電路實(shí)現(xiàn)電壓或電流的控制。數(shù)字控制與模擬控制相比，有著顯著的優(yōu)點(diǎn)，數(shù)字控制可以實(shí)現(xiàn)復(fù)雜的控制策略，同時(shí)大大提高系統(tǒng)的可靠性和靈活性，并易于實(shí)現(xiàn)系統(tǒng)的智能化。但目前數(shù)字控制基本上限于電力傳動(dòng)領(lǐng)域，DC/DC變換器由于其開關(guān)頻率較高，一般其外圍功能由DSP或微處理器完成，而控制的核心，如PWM發(fā)生等大多采用專用控制芯片實(shí)現(xiàn)。FPGA由于其快速性、靈活性及保密性等優(yōu)點(diǎn)，近年來在數(shù)字控制領(lǐng)域受到越來越多的關(guān)注。基于FPGA的DC/DC變換器是電力電子領(lǐng)域重要的研究方向之一。本文研究了同步Buck變換器的建模、設(shè)計(jì)及仿真，采用Xinlix的VIRTEX-Ⅱ PRO FPGA開發(fā)板實(shí)現(xiàn)了Buck變換器的全數(shù)字控制。 論文首先從Buck變換器的理論分析入手，根據(jù)它的物理特性，研究了該變換器的狀態(tài)空間平均模型和小信號分析。為了獲得高性能的開關(guān)電源，提出并分析了混雜模型設(shè)計(jì)方案，然后進(jìn)行了控制器設(shè)計(jì)。并采用MATLAB/SIMULINK建立了同步Buck電路的仿真模型，并進(jìn)行仿真研究。浮點(diǎn)仿真的運(yùn)算精度與溢出問題，影響了仿真的精度。為了克服這些不足，作者采用了定點(diǎn)仿真方法，得到了滿意的仿真結(jié)果。論文還著重論述了開關(guān)電源的數(shù)字控制器部分，數(shù)字控制器一般由三個(gè)主要功能模塊組成：模數(shù)轉(zhuǎn)換器、數(shù)字脈寬調(diào)制器(Digital PulseWidth Modulation：DPWM)和數(shù)字補(bǔ)償器。文中重點(diǎn)研究了DPWM和數(shù)字補(bǔ)償器，闡述了目前高頻數(shù)字控制變換器中存在的主要問題，特別是高頻狀態(tài)下DPWM分辨率較低，影響控制精度，甚至引起極限環(huán)(Limit Cycling)現(xiàn)象，對DPWM分辨率的提高與系統(tǒng)硬件工作頻率之間的矛盾、DPWM分辨率與A/D分辨率之間的關(guān)系等問題作了全面深入的分析。論文提出了一種新的提高DPWM分辨率的方法，該方法在不提高系統(tǒng)硬件頻率的前提下，采用軟件使DPWM的分辨率大大提高。作者還設(shè)計(jì)了兩種數(shù)字補(bǔ)償器，并進(jìn)行了分析比較，選擇了合適的補(bǔ)償算法，達(dá)到了改善系統(tǒng)性能的目的。 設(shè)計(jì)完成后，作者使用ISE 9.1i軟件進(jìn)行了FPGA實(shí)現(xiàn)的前、后仿真，驗(yàn)證了所提出理論及控制算法的正確性。作者完成了Buck電路的硬件制作及基于FPGA的軟件設(shè)計(jì)，采用32MHz的硬件晶振實(shí)現(xiàn)了11-bit的DPWM分辨率，開關(guān)頻率達(dá)到1MHz，得到了滿意的系統(tǒng)性能，論文最后給出了仿真和實(shí)驗(yàn)結(jié)果。
標(biāo)簽： FPGA DCDC 高頻 數(shù)字
上傳時(shí)間： 2013-07-23
上傳用戶：kristycreasy
該論文介紹了D類音頻功放，Class D Audio Power Amplifier，全英文，可以借鑒學(xué)習(xí)。
標(biāo)簽： 功放制作
上傳時(shí)間： 2013-06-05
上傳用戶：英雄
高精度的信號源是各種測試和實(shí)驗(yàn)過程中不可缺少的工具，在通信、雷達(dá)、測量、控制、教學(xué)等領(lǐng)域應(yīng)用十分廣泛。傳統(tǒng)的頻率合成方法設(shè)計(jì)的信號源在功能、精度、成本等方面均存在缺陷和不足，不能滿足電子技術(shù)的發(fā)展要求，直接數(shù)字合成（Direct Digital Synthesis）DDS技術(shù)可以提供高性能、高頻高精度的信號源，方便地獲得分辨率高且相位連續(xù)的信號，基于FPGA的DDS技術(shù)提供了升級方便并且成本低廉的解決方案。 本文對DDS的基本原理和輸出頻譜特性進(jìn)行理論分析，總結(jié)出雜散分布規(guī)律。同時(shí)以DDS的頻譜分析為基礎(chǔ)，給出了幾種改善雜散的方法。本文結(jié)合相關(guān)文獻(xiàn)資料采用傅立葉變換的方法對相位截?cái)鄷r(shí)DDS雜散信號的頻譜特性進(jìn)行了研究，得到了雜散分布的規(guī)律性結(jié)論，并應(yīng)用在程序設(shè)計(jì)程中；DDS技術(shù)的實(shí)現(xiàn)依賴于高速、高性能的數(shù)字器件，本文將FPGA器件和DDS技術(shù)相結(jié)合，確定了FPGA器件的整體設(shè)計(jì)方案，詳細(xì)說明了各個(gè)模塊的功能和設(shè)計(jì)方法，并對其關(guān)鍵部分進(jìn)行了優(yōu)化設(shè)計(jì)，從而實(shí)現(xiàn)了波形發(fā)生器數(shù)字電路部分的功能。軟件部分采用模塊設(shè)計(jì)方法，十分方便調(diào)試。為了得到滿足設(shè)計(jì)要求的模擬波形，本文還設(shè)計(jì)了幅度調(diào)節(jié)、D/A轉(zhuǎn)換和低通濾波等外圍硬件電路。 實(shí)驗(yàn)結(jié)果表明，本文設(shè)計(jì)的基于DDS技術(shù)的多波形信號源基本能夠滿足普通學(xué)生實(shí)驗(yàn)室的要求。
標(biāo)簽： FPGA 算法 數(shù)字頻率合成器
上傳時(shí)間： 2013-06-11
上傳用戶：woshiayin
·[時(shí)鐘書籍]Digital Clocks for Synchronization and Communications
標(biāo)簽： nbsp Synchronization Communications Digital
上傳時(shí)間： 2013-05-24
上傳用戶：tgeyangjh
·[測試書籍]ESSENTIALS OF ELECTRONIC TESTING FOR DIGITAL, MEMORY AND MIXED-SIGNAL VLSI CIRCUITS
標(biāo)簽： nbsp ESSENTIALS ELECTRONIC DIGITAL
上傳時(shí)間： 2013-07-21
上傳用戶：euroford
·Verilog HDL: A Guide to Digital Design and
標(biāo)簽： nbsp Verilog Digital Design
上傳時(shí)間： 2013-04-24
上傳用戶：誰偷了我的麥兜
·從應(yīng)用角度介紹了具有11 個(gè)輸入端的12 位A/ D 轉(zhuǎn)換器TLC2543 的結(jié)構(gòu)與編程要點(diǎn),探討了TLC2543 與51 系列單片機(jī)的接口方法,用軟件合成SPI 操作,給出了接口電路與A/ D 采集程序設(shè)計(jì)實(shí)例,并對實(shí)際應(yīng)用時(shí)應(yīng)注意的問題進(jìn)行了探討。
標(biāo)簽： 2543 TLC 轉(zhuǎn)換器 51系列
上傳時(shí)間： 2013-04-24
上傳用戶：juyuantwo
·Stanford&IBM牛人經(jīng)典之作 - Digital Control of Dynamic SystemsEditorial ReviewsProduct DescriptionThis well-respected, market-leading text discusses the use of digital computers in the real-time co
標(biāo)簽： nbsp Hardcover Digital Control
上傳時(shí)間： 2013-07-31
上傳用戶：cuiyashuo
主要介紹了D類音頻運(yùn)放設(shè)計(jì)，對于設(shè)計(jì)要主要的因數(shù) ，一些特別注意的地方
標(biāo)簽： D類功放
上傳時(shí)間： 2013-05-28
上傳用戶：yoleeson
使用VHDL語言編寫的A/D轉(zhuǎn)換程序，可在FPGA平臺使用
上傳時(shí)間： 2013-08-06
上傳用戶：杏簾在望
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
