The ISO7220 and ISO7221 are dual-channel digital isolators. To facilitate PCB layout, the channels are orientedin the same direction in the ISO7220 and in opposite directions in the ISO7221. These devices have a logic inputand output buffer separated by TI’s silicon-dioxide (SiO2) isolation barrier, providing galvanic isolation of up to4000 V. Used in conjunction with isolated power supplies, these devices block high voltage, isolate grounds, andprevent noise currents on a data bus or other circuits from entering the local ground and interfering with ordamaging sensitive circuitry.
標(biāo)簽： ISOLATORS DIGITAL DUAL
上傳時(shí)間： 2013-10-24
上傳用戶：hbsunhui
介紹用PIC16C73 自帶的八位A/D 轉(zhuǎn)換器擴(kuò)展為十二位A/D 轉(zhuǎn)換器，給出了具體的設(shè)計(jì)方案和程序流程。它是用以 PIC16C73 為MCU 構(gòu)成的海水有機(jī)磷測(cè)控儀A/D 轉(zhuǎn)換部分的一種解決方案。為監(jiān)測(cè)海洋生態(tài)環(huán)境，研制了用于海水有機(jī)磷農(nóng)藥現(xiàn)場(chǎng)監(jiān)測(cè)的生物傳感器。為測(cè)定生物傳感器的信號(hào)，使傳感器可用于船載及臺(tái)站的海洋生態(tài)環(huán)境現(xiàn)場(chǎng)自動(dòng)監(jiān)測(cè)，需要對(duì)整個(gè)的采樣和排液裝置進(jìn)行控制以及對(duì)傳感器來(lái)的信號(hào)進(jìn)行實(shí)時(shí)采集處理，形成有機(jī)磷的濃度傳給上位機(jī)。為此，開(kāi)發(fā)了以PIC16C73 單片機(jī)為核心的小型測(cè)控儀器，很好的完成了上述功能。PIC1673 單片機(jī)自帶8 位的A/D 轉(zhuǎn)換器，但不能滿足系統(tǒng)對(duì)精度的要求，本設(shè)計(jì)在單片機(jī)自帶8 位A/D 基礎(chǔ)上加少量的硬件和軟件開(kāi)銷(xiāo)，使其擴(kuò)展為十二位A/D 轉(zhuǎn)換器，滿足了系統(tǒng)的要求。
上傳時(shí)間： 2013-10-30
上傳用戶：a296386173
新穎實(shí)用的單片機(jī)雙積分A/D轉(zhuǎn)換電路和軟件:摘 要: 通過(guò)對(duì)雙積分A/ D 轉(zhuǎn)換過(guò)程及其原理的分析,結(jié)合8031 單片機(jī)定時(shí)計(jì)數(shù)器的特點(diǎn),設(shè)計(jì)出一種新的A/ D 轉(zhuǎn)換電路. 詳細(xì)介紹了這種轉(zhuǎn)換電路的硬件原理及工作過(guò)程,給出了實(shí)用的硬件電路與軟件設(shè)計(jì)框圖. 通過(guò)比較分析,可以看出這種A/ D 轉(zhuǎn)換電路性能價(jià)格比較高,軟件編程簡(jiǎn)單,并且轉(zhuǎn)換速度和精度優(yōu)于一般的A/ D 轉(zhuǎn)換電路. 這種設(shè)計(jì)思路為數(shù)模轉(zhuǎn)換器(A/ D) 的升級(jí)提高指出一個(gè)明確的方向.關(guān)鍵詞:單片機(jī); 定時(shí)/ 計(jì)數(shù)器; A/ D 轉(zhuǎn)換; 雙積分 雙積分A/ D 及定時(shí)計(jì)數(shù)器原理:我們先分析雙積分A/ D 轉(zhuǎn)換的工作原理. 如圖1 所示,積分器先以固定時(shí)間T 對(duì)待測(cè)的輸入模擬電壓Vi 進(jìn)行正向積分,積分電容C 積累的電荷為
標(biāo)簽： 單片機(jī) 雙積分 轉(zhuǎn)換電路 軟件
上傳時(shí)間： 2014-01-18
上傳用戶：hewenzhi
18-2. D/A轉(zhuǎn)換器基本知識(shí)18-3. 光導(dǎo)智能小車(chē)硬件實(shí)現(xiàn)18-4. ADC0832基本應(yīng)用方法18-5. 光導(dǎo)智能小車(chē)軟件實(shí)現(xiàn)A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)分辨率 使輸出數(shù)字量變化一個(gè)相鄰數(shù)碼所需輸入模擬電壓的變化量。常 用二進(jìn)制的位數(shù)表示。 例如:12位ADC的分辨率就是12位，一個(gè)10V滿刻度的12位ADC能分辨 輸入電壓變化最小是: 10V×1/212=2.4mV量化誤差 ADC把模擬量變?yōu)閿?shù)字量，用數(shù)字量近似表示模擬量，這個(gè)過(guò)程稱為量化。量化誤差是ADC的有限位數(shù)對(duì)模擬量進(jìn)行量化而引起的誤差。A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)偏移誤差 指輸入信號(hào)為零時(shí)，輸出信號(hào)不為零的值，所以有時(shí)又稱為零值誤差。滿刻度誤差 滿刻度誤差又稱為增益誤差。指滿刻度輸出數(shù)碼所對(duì)應(yīng)的實(shí)際輸入電壓與理想輸入電壓之差。線性度 線性度有時(shí)又稱為非線性度，指轉(zhuǎn)換器實(shí)際的轉(zhuǎn)換特性與理想直線的最大偏差。A/D轉(zhuǎn)換器的主要技術(shù)指標(biāo)絕對(duì)精度 在一個(gè)轉(zhuǎn)換器中，任何數(shù)碼所對(duì)應(yīng)的實(shí)際模擬量輸入與理論模擬輸入之差的最大值，稱為絕對(duì)精度。對(duì)于ADC而言，可以在每一個(gè)階梯的水平中點(diǎn)進(jìn)行測(cè)量，它包括了所有的誤差。轉(zhuǎn)換速率 指ADC能夠重復(fù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的速度，即每秒轉(zhuǎn)換的次數(shù)。而完成一次A/D轉(zhuǎn)換所需的時(shí)間（包括穩(wěn)定時(shí)間），則是轉(zhuǎn)換速率的倒數(shù)。
標(biāo)簽： 單片機(jī) 應(yīng)用接口
上傳時(shí)間： 2013-11-25
上傳用戶：banlangen
Σ-ΔA/D技術(shù)具有高分辨率、高線性度和低成本的特點(diǎn)。本文基于TI公司的MSP430F1121單片機(jī)，介紹了采用內(nèi)置比較器和外圍電路構(gòu)成類似于Σ-△的高精度A/D實(shí)現(xiàn)方案，適合用于對(duì)溫度、壓力和電壓等緩慢變化信號(hào)的采集應(yīng)用。 在各種A/D轉(zhuǎn)換器中，最常用是逐次逼近法(SAR)A/D，該類器件具有轉(zhuǎn)換時(shí)間固定且快速的特點(diǎn)，但難以顯著提高分辨率；積分型A/D 有較強(qiáng)的抗干擾能力，但轉(zhuǎn)換時(shí)間較長(zhǎng)；過(guò)采樣Σ-ΔA/D由于其高分辨率，高線性度及低成本的特點(diǎn)，正得到越來(lái)越多的應(yīng)用。根據(jù)這些特點(diǎn)，本文以TI公司的MSP430F1121單片機(jī)實(shí)現(xiàn)了一種類似于Σ-ΔA/D技術(shù)的高精度轉(zhuǎn)換器方案。 MSP430F1121是16位RISC結(jié)構(gòu)的FLASH型單片機(jī)，該芯片有14個(gè)雙向I/O口并兼有中斷功能，一個(gè)16位定時(shí)器兼有計(jì)數(shù)和定時(shí)功能。I/O口輸出高電平時(shí)電壓接近Vcc，低電平時(shí)接近Vss，因此，一個(gè)I/O口可以看作一位DAC，具有PWM功能。 該芯片具有一個(gè)內(nèi)置模擬電壓比較器，只須外接一只電阻和電容即可構(gòu)成一個(gè)類似于Σ-Δ技術(shù)的高精度單斜率A/D。一般而言，比較器在使用過(guò)程中會(huì)受到兩種因素的影響，一種是比較器輸入端的偏置電壓的積累；另一種是兩個(gè)輸入端電壓接近到一程度時(shí)，輸出端會(huì)產(chǎn)生振蕩。 MSP430F1121單片機(jī)在比較器兩輸入端對(duì)應(yīng)的單片機(jī)端口與片外輸入信號(hào)的連接線路保持不變的情況下，可通過(guò)軟件將比較器兩輸入端與對(duì)應(yīng)的單片機(jī)端口的連接線路交換，并同時(shí)將比較器的輸出極性變換，這樣抵消了比較器的輸入端累積的偏置電壓。通過(guò)在內(nèi)部將輸出連接到低通濾波器后，即使在比較器輸入端兩比較電壓非常接近，經(jīng)過(guò)濾波后也不會(huì)出現(xiàn)輸出端的振蕩現(xiàn)象，從而消除了輸出端震蕩的問(wèn)題。利用內(nèi)置比較器實(shí)現(xiàn)高精度A/D圖1是一個(gè)可直接使用的A/D轉(zhuǎn)換方案，該方案是一個(gè)高精度的積分型A/D轉(zhuǎn)換器。其基本原理是用單一的I/O端口，執(zhí)行1位的數(shù)模轉(zhuǎn)換，以比較器的輸出作反饋，來(lái)維持Vout與Vin相等。圖1：利用MSP430F1121實(shí)現(xiàn)的實(shí)用A/D轉(zhuǎn)換器電路方案。
標(biāo)簽： 用單片機(jī) 內(nèi)置 比較器 變換器
上傳時(shí)間： 2013-11-10
上傳用戶：lliuhhui
計(jì)算機(jī)應(yīng)用中，有時(shí)需處理的信息不是數(shù)字量，而是一些隨時(shí)間連續(xù)變化的模擬量，甚至是一些非電量，如溫度、壓力、速度等。模擬量的存儲(chǔ)處理困難。首先將非電的模擬信號(hào)變成與之對(duì)應(yīng)的模擬電信號(hào)，這要通過(guò)各種傳感器來(lái)完成。計(jì)算機(jī)可處理的信息均是數(shù)字量（電脈沖信號(hào)）1和0，必須把要處理的模擬電量轉(zhuǎn)換成數(shù)字化的電信號(hào)，這需要模擬(Analog)與數(shù)字(Digital)轉(zhuǎn)換電路。數(shù)字到模擬轉(zhuǎn)換:(Digital to Analog Convert, D/A) D/A轉(zhuǎn)換電路是模擬電路加上電子開(kāi)關(guān)。D/A轉(zhuǎn)換電路的核心是一個(gè)運(yùn)算放大器。運(yùn)算放大器的特性:(Operation Amplifier) K->無(wú)窮大， V和->0 傳遞函數(shù)：V0 = -Vi * R0/Ri Ii->0, I和=If梯形R-2R電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器Ki受一個(gè)8位二進(jìn)制代碼控制 某位為1，對(duì)應(yīng)開(kāi)關(guān)K倒向右邊； 某位為0，對(duì)應(yīng)開(kāi)關(guān)K倒向左邊。Ki不論倒向哪邊，均為接地VA-VH 的電位為： VREF，1/2VREF，..1/128VREFVO= -VREF *（1/2K7+1/4K6+…+1/256K0）V0= -（0-255/256）VREF 8位D/A轉(zhuǎn)換器DAC0830系列器件國(guó)家半導(dǎo)體公司（NS)產(chǎn)品，0830、0831、0832。R-2R梯形電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，雙緩沖結(jié)構(gòu)。單電源、低功耗、電流建立時(shí)間1uS。與微計(jì)算機(jī)接口方便。8位D/A轉(zhuǎn)換器DAC0830系列器件ILE： 輸入鎖存允許； WR1#： 加載IN REG； WR2#: 加載DAC REG； XFER#: IN REG傳到DAC REG； Iout1,Iout2: 外接OA輸入； Rfb: 反饋電阻接OA輸出； VREF： 參考電源，控制輸出電壓變化范圍。
標(biāo)簽： AD轉(zhuǎn)換
上傳時(shí)間： 2013-10-16
上傳用戶：lu2767
基于ADSP-BF561的數(shù)字?jǐn)z像系統(tǒng)設(shè)計(jì)Design of Digital Video Camera System Based on Digital Signal ProcessorADSP-BF561（浙江大學(xué) 信息與通信工程研究所，浙江 杭州 310027） 馬海杰, 劉云海摘要：介紹了基于ADI雙核的數(shù)字信號(hào)處理芯片ADSP-BF561 的數(shù)字?jǐn)z像系統(tǒng)實(shí)現(xiàn)方案。系統(tǒng)包括硬件和軟件兩部分，硬件主要有ADSP-BF561及其外圍電路、音視頻模數(shù)/數(shù)模轉(zhuǎn)換、CF卡/微硬盤(pán)接口等部分。軟件主要有操作系統(tǒng)及音視頻編解碼算法等部分。關(guān)鍵詞：ADSP-BF561 ;數(shù)字?jǐn)z像機(jī);微硬盤(pán);MPEG-4;A/D;D/A中圖分類號(hào):TN948.41文獻(xiàn)標(biāo)識(shí)碼:AAbstract: An implementation of digital video camera system based on ADI dual core digital signal processor ADSP-BF561 is introduced. The system can be divided into two parts——hardware and software design. The hardware design includes ADSP-BF561 and perpheral apparatus, A/D,D/A, CF card or Microdrive and so on. The software includes operating system , audio and video coding algorithm.Key words: ADSP-BF561; digital video camera; microdrive; MPEG-4;A/D;D/A
標(biāo)簽： ADSP-BF 561 數(shù)字?jǐn)z像 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-11-10
上傳用戶：yl1140vista
了解各種D觸發(fā)器
上傳時(shí)間： 2013-10-09
上傳用戶：shawvi
了解各種D觸發(fā)器
上傳時(shí)間： 2013-10-29
上傳用戶：wwwe
In this paper, we discuss efficient coding and design styles using verilog. This can beimmensely helpful for any digital designer initiating designs. Here, we address different problems rangingfrom RTL-Gate Level simulation mismatch to race conditions in writing behavioral models. All theseproblems are accompanied by an example to have a better idea, and these can be taken care off if thesecoding guidelines are followed. Discussion of all the techniques is beyond the scope of this paper, however,here we try to cover a few of them.
標(biāo)簽： Efficient Verilog Digital Coding
上傳時(shí)間： 2013-11-23
上傳用戶：我干你啊
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
