DDR控制器的VHDL源代碼.采用FPGA實(shí)現(xiàn)DDR接口控制器,適用于Altera的FPGA,最高頻率可到100M
標(biāo)簽： FPGA DDR Altera 100M
上傳時(shí)間： 2014-12-02
上傳用戶：bcjtao
利用v4fpga實(shí)現(xiàn)sdram DDR控制器設(shè)計(jì)，很詳細(xì)的，很實(shí)用的資料
標(biāo)簽： v4fpga sdram ddr 制器設(shè)計(jì)
上傳時(shí)間： 2014-09-09
上傳用戶：qq521
DDR控制器 已通過FPGA 驗(yàn)證 大家不要錯過哦
標(biāo)簽： FPGA DDR 控制器 家
上傳時(shí)間： 2013-12-14
上傳用戶：lanjisu111
基于FPGA的DDR控制器設(shè)計(jì)這是一份非常不錯的資料，歡迎下載，希望對您有幫助！
標(biāo)簽： fpga DDR控制器
上傳時(shí)間： 2021-12-27
上傳用戶：
一個(gè)使用VHDL設(shè)計(jì)的具有強(qiáng)大功能的32位CPU，這個(gè)文件包含了與之配套的DDR控制器程序！
標(biāo)簽： VHDL CPU
上傳時(shí)間： 2015-12-13
上傳用戶：changeboy
DDR（雙速率）SDRAM控制器參考設(shè)計(jì)，xilinx提供
標(biāo)簽： SDRAM DDR 雙速 參考設(shè)計(jì)
上傳時(shí)間： 2014-11-29
DDR RAM控制器的VHDL源碼，實(shí)現(xiàn)平臺是Lattice FPGA，功能驗(yàn)證通過
標(biāo)簽： VHDL DDR RAM 控制器
上傳時(shí)間： 2015-09-18
上傳用戶：kytqcool
ISE MIG1.6 生成的DDR SDRAM控制器代碼（含TESHBENCH）
標(biāo)簽： TESHBENCH SDRAM ISE 1.6
上傳時(shí)間： 2014-11-09
上傳用戶：hakim
基于FPGA 實(shí)現(xiàn)DDR SDRAM的控制器
標(biāo)簽： SDRAM FPGA DDR 控制器
上傳時(shí)間： 2014-01-04
上傳用戶：15071087253
DDR SRAM控制器的verilog完整設(shè)計(jì)文檔（包含有完整的verilog源代碼），
標(biāo)簽： verilog SRAM DDR 控制器
上傳時(shí)間： 2013-12-17
上傳用戶：yangbo69
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
