<li id="assmu"></li>
《DDS原理簡介(中文)》DDS即直接數(shù)字頻率合成器，原理及系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)
標(biāo)簽： DDS 數(shù)字頻率合成器
上傳時(shí)間： 2017-01-04
上傳用戶：hustfanenze
DDS產(chǎn)生程序，可實(shí)現(xiàn)波形的編譯和調(diào)試波形的幅度，以及波形的周期
標(biāo)簽： DDS 程序
上傳時(shí)間： 2017-01-05
上傳用戶：英雄
51單片機(jī)控制DDS的程序，有調(diào)頻功能和直接輸入功能
標(biāo)簽： DDS 51單片機(jī) 控制 程序
上傳時(shí)間： 2017-01-10
上傳用戶：ccclll
DDS模塊 EWB Quartus2編譯 電子綜合設(shè)計(jì)試驗(yàn)箱程序
標(biāo)簽： Quartus2 DDS EWB 模塊
上傳時(shí)間： 2013-12-11
上傳用戶：ippler8
新款dds，ad9910 功能強(qiáng)大，大家有空
標(biāo)簽： dds
上傳時(shí)間： 2017-01-13
上傳用戶：陽光少年2016
驅(qū)動(dòng)時(shí)鐘加入了PLL,使得DDS的驅(qū)動(dòng)時(shí)鐘可變.32位的NCO使得DDS的分辨率可以做到Hz量級
標(biāo)簽： DDS PLL NCO 驅(qū)動(dòng)
上傳時(shí)間： 2017-01-16
上傳用戶：ryb
FPGA內(nèi)AM調(diào)制工程。內(nèi)帶調(diào)制波、載波生成。關(guān)鍵詞：FPGA verilog AM DDS
標(biāo)簽： FPGA verilog DDS AM
上傳時(shí)間： 2013-12-24
上傳用戶：時(shí)代電子小智
用FPGA實(shí)現(xiàn)DDS的信號(hào)發(fā)生器（正弦波125kHz）
標(biāo)簽： FPGA DDS 125 kHz
上傳時(shí)間： 2013-12-16
上傳用戶：xzt
dds正弦可控發(fā)生計(jì)全結(jié)果 用到matlab，dsp，Quartus II 6.0軟件
標(biāo)簽： matlab dds 正弦 發(fā)生
上傳時(shí)間： 2017-01-23
上傳用戶：chongcongying
VC33中通過pc輸入改變其DDS發(fā)生器的頻率，可以實(shí)現(xiàn)單頻信號(hào)和FSK信號(hào)
標(biāo)簽： DDS VC 33 輸入
上傳用戶：13215175592
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
