十位累加器,EDA,FPGA,DDS信號發生器的相位累加器,可用.
標簽： FPGA EDA DDS 累加器
上傳時間： 2014-01-19
上傳用戶：huangld
采用DDS 技術實現了基于DSP 的模擬調制實驗模塊。包括系統的硬件和軟件設計,模擬調制原理,DSP實現模擬調制的方法,同時采用單象限正弦波形存儲器結構對DDS 模塊進行了改進,提高調制器的性能。
標簽： DDS DSP 模擬 調制
上傳時間： 2013-11-29
上傳用戶：jeffery
dds算法的fpga實現 altera 根據不同設置，輸出不同頻率的信號源
標簽： altera fpga dds 算法
上傳時間： 2014-01-20
上傳用戶：bruce5996
基于FPGA的頻率相位可調DDS信號發生器
標簽： FPGA DDS 頻率 相位
上傳時間： 2017-06-09
上傳用戶：stvnash
關于FPGA中DDS核參數設置的資料，英文版的XILINX資料
標簽： FPGA DDS 參數
上傳時間： 2013-12-19
上傳用戶：金宜
AD9851驅動！基于51單片機的簡易DDS
標簽： 9851 DDS AD 51單片機
上傳時間： 2014-06-09
上傳用戶：wendy15
自己使用VHDL語言編寫的24位寄存器.主要用于DDS中
標簽： VHDL DDS 24位 語言
上傳時間： 2013-12-27
上傳用戶：ynwbosss
自己使用AHDL語言編寫的24位累加器.主要使用于DDS
標簽： AHDL DDS 24位 語言
上傳時間： 2017-06-16
上傳用戶：zhouli
一個可用的很不錯的DDS 頻率合成程序，用VHDL語言編寫
標簽： DDS 頻率合成 程序
上傳時間： 2013-12-21
上傳用戶：xinzhch
基于FPGA的DDS算法的實現，已經通過FPGA的后端仿真實現
標簽： FPGA DDS 算法
上傳時間： 2017-06-26
上傳用戶：cc1915
蟲蟲下載站版權所有 京ICP備2021023401號-1
