這里的DDS(直接數(shù)字合成)是我在MATLAB中用Simulink基本模塊搭建起來的模型,仿真DDS信號的產(chǎn)生,并有一個(gè)M文件實(shí)現(xiàn)與模型同等的功能,MATLAB愛好者一定不要錯(cuò)過
標(biāo)簽： MATLAB DDS Simulink 模型
上傳時(shí)間： 2014-01-23
上傳用戶：cmc_68289287
用ADI的DDS信號數(shù)字合成芯片，基于AVR單片機(jī)的程序，GCC編譯通過。
標(biāo)簽： ADI DDS 信號 數(shù)字
上傳時(shí)間： 2017-04-20
上傳用戶：gonuiln
dds編程代碼 希望對別人有幫助 其功能是根據(jù)dds的原理編寫，實(shí)現(xiàn)其功能模塊
標(biāo)簽： dds 編程代碼 編寫
上傳時(shí)間： 2017-05-02
上傳用戶：Shaikh
dds signal gerenrator with atmega8
標(biāo)簽： gerenrator atmega8 signal with
上傳時(shí)間： 2013-12-11
上傳用戶：hgy9473
dds signal generator with at90s2313
標(biāo)簽： generator signal s2313 2313
上傳時(shí)間： 2013-12-21
上傳用戶：zycidjl
用FPGA做的DDS函數(shù)信號發(fā)生器，希望大家喜歡
標(biāo)簽： FPGA DDS 函數(shù)信號發(fā)生器
上傳時(shí)間： 2017-05-06
上傳用戶：thinode
dds實(shí)現(xiàn)波形的生成，采用vhdl語言編程實(shí)現(xiàn)
標(biāo)簽： dds 波形
上傳時(shí)間： 2013-12-25
上傳用戶：趙云興
采用vhdl語言實(shí)現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。
標(biāo)簽： vhdl dds 語言 正弦
上傳時(shí)間： 2013-12-18
上傳用戶：lijinchuan
采用fpga的hdl語言實(shí)現(xiàn)dds的信號發(fā)生器的設(shè)計(jì)，性能與傳統(tǒng)相比明顯提高。
標(biāo)簽： fpga dds hdl 語言
上傳時(shí)間： 2017-05-11
上傳用戶：a6697238
this is a code for DDS in Verilog
標(biāo)簽： Verilog this code DDS
上傳時(shí)間： 2013-12-03
上傳用戶：sdq_123
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
