基于FPGA的直接數(shù)字頻率合成器（DDS）設(shè)計 （源程序）
標簽： FPGA DDS 數(shù)字頻率合成器 源程序
上傳時間： 2014-07-21
上傳用戶：ainimao
此為使用DDS直接數(shù)字頻率合成器之設(shè)計報告,作者相當?shù)脑敿毥榻BDDS之原理以及使用Altera之FPGA做設(shè)計,供使用者參考.
標簽： DDS Altera FPGA 數(shù)字頻率合成器
上傳時間： 2016-12-17
上傳用戶：源碼3
FPGA內(nèi)AM調(diào)制工程。內(nèi)帶調(diào)制波、載波生成。關(guān)鍵詞：FPGA verilog AM DDS
標簽： FPGA verilog DDS AM
上傳時間： 2013-12-24
上傳用戶：時代電子小智
用FPGA實現(xiàn)DDS的信號發(fā)生器（正弦波125kHz）
標簽： FPGA DDS 125 kHz
上傳時間： 2013-12-16
上傳用戶：xzt
基于FPGA的DDS信號發(fā)生器的簡單實現(xiàn)。DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。
標簽： DDS FPGA 信號發(fā)生器 數(shù)字
上傳時間： 2017-02-06
上傳用戶：caiiicc
利用FPGA實現(xiàn)DDS經(jīng)過編譯沒有錯誤。編譯環(huán)境為QuartusII7.2，該環(huán)境集成了IP核，可以提高開發(fā)效率。
標簽： QuartusII FPGA DDS 7.2
上傳時間： 2017-02-26
上傳用戶：GHF
基于FPGA的DDS正弦信號發(fā)生器,信號失真小，頻率穩(wěn)定，可調(diào)
標簽： FPGA DDS 正弦信號發(fā)生器 信號失真
上傳時間： 2013-12-22
上傳用戶：saharawalker
利用FPGA實現(xiàn)的DDS，可輸出正弦波，輸出頻率可調(diào)
標簽： FPGA DDS
上傳時間： 2017-04-05
上傳用戶：lijinchuan
用FPGA做的DDS函數(shù)信號發(fā)生器，希望大家喜歡
標簽： FPGA DDS 函數(shù)信號發(fā)生器
上傳時間： 2017-05-06
上傳用戶：thinode
采用fpga的hdl語言實現(xiàn)dds的信號發(fā)生器的設(shè)計，性能與傳統(tǒng)相比明顯提高。
標簽： fpga dds hdl 語言
上傳時間： 2017-05-11
上傳用戶：a6697238
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
