十位累加器,EDA,FPGA,DDS信號發生器的相位累加器,可用.
標簽： FPGA EDA DDS 累加器
上傳時間： 2014-01-19
上傳用戶：huangld
dds算法的fpga實現 altera 根據不同設置，輸出不同頻率的信號源
標簽： altera fpga dds 算法
上傳時間： 2014-01-20
上傳用戶：bruce5996
基于FPGA的頻率相位可調DDS信號發生器
標簽： FPGA DDS 頻率 相位
上傳時間： 2017-06-09
上傳用戶：stvnash
關于FPGA中DDS核參數設置的資料，英文版的XILINX資料
標簽： FPGA DDS 參數
上傳時間： 2013-12-19
上傳用戶：金宜
基于FPGA的DDS算法的實現，已經通過FPGA的后端仿真實現
標簽： FPGA DDS 算法
上傳時間： 2017-06-26
上傳用戶：cc1915
FPGA實現DDS，f=90kHZ~5MHZ范圍
標簽： FPGA DDS
上傳時間： 2017-08-20
上傳用戶：BOBOniu
基于FPGA 的直接數字頻率合成信號發生器(DDS)設計
標簽： FPGA DDS 數字頻率合成 信號發生器
上傳時間： 2017-09-14
上傳用戶：拔絲土豆
基于FPGA器件的DDS設計實現中的一個核心部分就是波形存儲表的設計。首先采用LPM_ROM和 VHDL選擇語句這兩種方法進行波形存儲表的設計和比較分析 然后考慮到硬件資源的有限性及DDS的精度要 求,對這兩種方法的程序進行了優化 最后對這兩種方法設計的程序進行仿真和硬件調試。結果表明:采用這兩種 方法都能有效地實現DDS中波形存儲表的設計。
標簽： DDS LPM_ROM FPGA VHDL
上傳時間： 2017-09-16
上傳用戶：sardinescn
基于FPGA的移相式DDS正弦信號發生器的VHDL源代碼，壓縮包里是在Quartus里做的工程，FPGA用的是Cyclone1C3系列
標簽： FPGA VHDL DDS 移相式
上傳時間： 2014-02-18
上傳用戶：xaijhqx
基于FPGA的芯片，有關dds合成原理實現正交信號源的設計。
標簽： dds 正交信號源
上傳時間： 2015-04-27
上傳用戶：1589633708
蟲蟲下載站版權所有 京ICP備2021023401號-1
