欧美大片免费高清观看,激情开心成人网,久久人人精品

DDS

DDS信號(hào)發(fā)生器采用直接數(shù)字頻率合成(DirectDigitalSynthesis，簡稱DDS)技術(shù)，把信號(hào)發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。采用這種方法設(shè)計(jì)的信號(hào)源可工作于調(diào)制狀態(tài)，可對(duì)輸出電平進(jìn)行調(diào)節(jié)，也可輸出各種波形。

基于FPGA的DDS信號(hào)發(fā)生器的簡單實(shí)現(xiàn)

基于FPGA的DDS信號(hào)發(fā)生器的簡單實(shí)現(xiàn)。這種方法簡單可靠、控制方便，且具有很高的頻率分辨率和轉(zhuǎn)換速度，非常適合快速跳頻通信的要求。 DDS（直接數(shù)字合成）是近年來迅速發(fā)展起來的一種新的頻率合成方法。

標(biāo)簽： FPGA DDS 信號(hào)發(fā)生器

上傳時(shí)間： 2013-08-13

上傳用戶：zl5712176
數(shù)字頻率合成 (DDS) 技術(shù)的基本原理

摘要：介紹了直接數(shù)字頻率合成 (DDS) 技術(shù)的基本原理，給出了基于Altera公司FPGA器件的一個(gè)三相正弦信號(hào)發(fā)生器的設(shè)計(jì)方案，同時(shí)給出了其軟件程序和仿真結(jié)果。仿真結(jié)果表明：該方法生成的三相正弦信號(hào)具有對(duì)稱性好、波形失真小、頻率精度高等優(yōu)點(diǎn)，且輸出頻率可調(diào)。\r\n關(guān)鍵詞：直接數(shù)字頻率合成；現(xiàn)場(chǎng)可編程門陣列；FPGA；三相正弦信號(hào)

標(biāo)簽： DDS 數(shù)字頻率合成

上傳時(shí)間： 2013-08-14

上傳用戶：kernor
verilog編寫基于fpga的DDS實(shí)現(xiàn)

verilog編寫基于fpga的DDS實(shí)現(xiàn)

標(biāo)簽： verilog fpga DDS 編寫

上傳時(shí)間： 2013-08-19

上傳用戶：neu_liyan
基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式

基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式

標(biāo)簽： FPGA DDS EIS caj

上傳時(shí)間： 2013-08-26

上傳用戶：lhll918
Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊

Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測(cè)量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，單片機(jī)進(jìn)行計(jì)算和顯示。

標(biāo)簽： Verilog DDS 正弦信號(hào)發(fā)生器模塊

上傳時(shí)間： 2013-08-28

上傳用戶：asdfasdfd
基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì)

基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì) 通信中的DDS技術(shù)應(yīng)用

標(biāo)簽： FPGA DDS MSK 數(shù)字調(diào)制

上傳時(shí)間： 2013-08-29

上傳用戶：r5100
DDS設(shè)計(jì)，生成多種波形，Verilog語言

DDS設(shè)計(jì)，花了一個(gè)星期做的,verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯(cuò)。

標(biāo)簽： Verilog DDS 波形語言

上傳時(shí)間： 2013-08-30

上傳用戶：wentianyou
DDS信號(hào)發(fā)生器程序設(shè)計(jì)

DDS信號(hào)發(fā)生器程序設(shè)計(jì)，框圖，基于CPLD控制的DDS數(shù)字頻率合成器設(shè)計(jì)

標(biāo)簽： DDS 信號(hào)發(fā)生器程序設(shè)計(jì)

上傳時(shí)間： 2013-08-30

上傳用戶：BIBI
DDS技術(shù)應(yīng)用于FPGA實(shí)現(xiàn)正弦波（周期信號(hào)）的產(chǎn)生

DDS技術(shù)應(yīng)用于FPGA實(shí)現(xiàn)正弦波（周期信號(hào)）的產(chǎn)生

標(biāo)簽： FPGA DDS 技術(shù)應(yīng)用周期信號(hào)

上傳時(shí)間： 2013-08-31

上傳用戶：風(fēng)為裳的風(fēng)
在無線傳送領(lǐng)域,基于FPGA 的DDS 實(shí)現(xiàn)的幾種方式

在無線傳送領(lǐng)域,基于FPGA 的DDS 實(shí)現(xiàn)的幾種方式

標(biāo)簽： FPGA DDS 無線傳送方式

上傳時(shí)間： 2013-09-01

上傳用戶：ttpay

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

DDS

基于FPGA的DDS信號(hào)發(fā)生器的簡單實(shí)現(xiàn)

數(shù)字頻率合成 (DDS) 技術(shù)的基本原理

verilog編寫基于fpga的DDS實(shí)現(xiàn)

基于FPGA的DDS和周期合成技術(shù)在EIS中的應(yīng)用,caj格式

Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測(cè)頻測(cè)相模塊

基于FPGA＋DDS的MSK數(shù)字調(diào)制源設(shè)計(jì)

DDS設(shè)計(jì)，生成多種波形，Verilog語言

DDS信號(hào)發(fā)生器程序設(shè)計(jì)

DDS技術(shù)應(yīng)用于FPGA實(shí)現(xiàn)正弦波（周期信號(hào)）的產(chǎn)生

在無線傳送領(lǐng)域,基于FPGA 的DDS 實(shí)現(xiàn)的幾種方式