<label id="vozrq"><dl id="vozrq"></dl></label>
目前利用DDS技術(shù)產(chǎn)生信號源的方法得到了廣泛的應(yīng)用，DDS技術(shù)已經(jīng)成為頻率合成技術(shù)的發(fā)展的主流方向！
標(biāo)簽： FPGA DDS 移相 信號發(fā)生器
上傳時間： 2013-11-05
上傳用戶：wyiman
首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點(diǎn)，其中重點(diǎn)分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調(diào)的特點(diǎn)，重點(diǎn)提出了基于FPGA實(shí)現(xiàn)的DDS正弦信號發(fā)生器的兩種改進(jìn)方法，經(jīng)過MATLAB仿真驗(yàn)證，改進(jìn)方法較好的抑制了幅度量化雜散，減小了誤差。
標(biāo)簽： FPGA DDS 雜散分析
上傳時間： 2013-11-21
上傳用戶：himbly
基于FPGA和DDS技術(shù)的正弦信號發(fā)生器設(shè)計
標(biāo)簽： FPGA DDS 正弦信號發(fā)生器
上傳時間： 2013-10-23
上傳用戶：cjf0304
DDS
標(biāo)簽： DDS
上傳時間： 2013-10-28
上傳用戶：weixiao99
基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計
標(biāo)簽： FPGA DDS 優(yōu)化設(shè)計
上傳時間： 2013-11-09
上傳用戶：ydd3625
基于DDS的多波形信號發(fā)生器設(shè)計
標(biāo)簽： DDS 多波形 信號發(fā)生器
上傳時間： 2013-10-15
上傳用戶：zhishenglu
以Altera公司的Quartus Ⅱ 7.2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計，并給出基于Signal Tap II嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核Nios II，構(gòu)成可編程片上系統(tǒng)（SOPC），利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用 SOPC技術(shù)，在一片 FPGA 芯片上實(shí)現(xiàn)了整個信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
標(biāo)簽： FPGA DDS IP核 設(shè)計方案
上傳時間： 2013-12-22
上傳用戶：forzalife
直接數(shù)字頻率合成器DDS資料
標(biāo)簽： DDS 數(shù)字頻率合成器
上傳時間： 2015-02-23
上傳用戶：zsjzc
AD9850 DDS chip driver
標(biāo)簽： driver 9850 chip DDS
上傳時間： 2015-03-15
上傳用戶：妄想演繹師
講述了DDS直接數(shù)字頻率合成的基本原理，同時用ＶＨＤＬ語言編寫DDS原代碼用于生成正弦波，并在ISE開發(fā)平臺進(jìn)行仿真和MATLAB驗(yàn)證正弦波輸出結(jié)果
標(biāo)簽： DDS 數(shù)字頻率合成
上傳時間： 2015-03-18
上傳用戶：cxl274287265
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
