介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間： 2013-12-03
上傳用戶：aa54
介紹了基于Xilinx Spartan- 3E FPGA XC3S250E 來完成分辨率為738×575 的PAL 制數(shù)字視頻信號到800×600 的VGA 格式轉(zhuǎn)換的實現(xiàn)方法。關(guān)鍵詞: 圖像放大; PAL; VGA; FPGA 目前, 絕大多數(shù)監(jiān)控系統(tǒng)中采用的高解析度攝像機均由47 萬像素的CCD 圖像傳感器采集圖像, 經(jīng)DSP 處理后輸出的PAL 制數(shù)字視頻信號不能直接在VGA 顯示器上顯示, 而在許多場合需要在VGA 顯示器上實時監(jiān)視, 這就需要將隔行PAL 制數(shù)字視頻轉(zhuǎn)換為逐行視頻并提高幀頻, 再將每幀圖像放大到800×600 或1 024×768。常用的圖像放大的方法有很多種, 如最臨近賦值法、雙線性插值法、樣條插值法等[ 1] 。由于要對圖像進行實時顯示, 本文采用一種近似的雙線性插值方法對圖像進行放大。隨著微電子技術(shù)及其制造工藝的發(fā)展, 可編程邏輯器件的邏輯門密度有了很大提高, 現(xiàn)場可編程邏輯門陣列( FPGA) 有著邏輯資源豐富和可重復(fù)以及系統(tǒng)配置的靈活性, 同時隨著微處理器、專用邏輯器件以及DSP 算法以IP Core 的形式嵌入到FPGA 中[ 2] , FPGA 的功能越來越強, 因此FPGA 在現(xiàn)代電子系統(tǒng)設(shè)計中發(fā)揮著越來越重要的作用。本課題的設(shè)計就是采用VHDL 描述, 基于FPGA 來實現(xiàn)的。
標簽： PAL-VGA FPGA 轉(zhuǎn)換器
上傳時間： 2014-02-22
上傳用戶：a1054751988
轉(zhuǎn)載文件，出自www.61ic.com,為DSP算法研究的例子
標簽：
上傳時間： 2013-12-22
上傳用戶：小眼睛LSL
一部關(guān)于機器視覺（計算機視覺）算法介紹的經(jīng)典學習材料，使用英文書寫的
上傳時間： 2015-07-20
上傳用戶：梧桐
在EPSON C33上也做過移植，綜合arm上的一點體會，希望能有點用，
上傳時間： 2015-10-07
上傳用戶：cooran
迪杰斯特拉算法求最短路徑，圖形化界面，visual c++
上傳時間： 2015-10-18
上傳用戶：exxxds
這是一個叫“文學研究助手”的關(guān)于數(shù)據(jù)結(jié)構(gòu)中串的模式匹配應(yīng)用的算法，是文學研究人員用于統(tǒng)計英文小說中某些詞出現(xiàn)次數(shù)與位置的小程序，但由于本人才疏學淺，程序并不完善。
標簽： 數(shù)據(jù)結(jié)構(gòu) 模式匹配 算法
上傳時間： 2014-08-02
上傳用戶：894898248
一本介紹游戲開發(fā)過程中AI應(yīng)用的書籍 經(jīng)典的算法，優(yōu)雅的代碼 我看了 英文的 很好懂 游戲編程和人工智能的朋友下
上傳時間： 2015-12-02
上傳用戶：saharawalker
本設(shè)計以凌陽16位單片機SPCE061A為核心控制器件，配合Xilinx Virtex-II FPGA及Xilinx公司提供的硬件DSP高級設(shè)計工具System Generator，制作完成本數(shù)字式外差頻譜分析儀。前端利用高性能A/D對被測信號進行采集，利用FPGA高速、并行的處理特點，在FPGA內(nèi)部完成數(shù)字混頻，數(shù)字濾波等DSP算法。
上傳時間： 2014-11-23
上傳用戶：bjgaofei
Caeser加密解密算法，用java swing 可視化變成實現(xiàn)
上傳時間： 2016-02-20
上傳用戶：refent
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
