作為交流異步電機控制的一種方式，矢量控制技術(shù)已成為高性能變頻調(diào)速系統(tǒng)的首選方案。矢量控制系統(tǒng)中，磁鏈的觀測精度直接影響到系統(tǒng)控制性能的好壞。在轉(zhuǎn)子磁鏈定向的矢量控制系統(tǒng)中，轉(zhuǎn)矩電流和勵磁電流能得到完全解耦[1]。一般而言，轉(zhuǎn)子磁鏈觀測有兩種方法:電流模型法和電壓模型法。磁鏈的電流模型觀測法中需要電機轉(zhuǎn)子時間常數(shù)，而轉(zhuǎn)子時間常數(shù)易受溫度和磁飽和影響。為克服這些缺點，需要對電機的轉(zhuǎn)子參數(shù)進行實時觀測，但這樣將使得系統(tǒng)更加的復(fù)雜。磁鏈的電壓模型觀測法中不含轉(zhuǎn)子參數(shù)，受電機參數(shù)變化的影響較小。矢量控制計算量大，要求具有一定的實時性，從而對控制芯片的運算速度提出了更高的要求。 本文介紹了一種異步電機矢量控制系統(tǒng)的設(shè)計方法，采用了電壓模型觀測器[2]對轉(zhuǎn)子磁鏈進行估計，針對積分環(huán)節(jié)的誤差積累和直流漂移問題，采用了一種帶飽和反饋環(huán)節(jié)的積分器[3]來代替電壓模型觀測器中的純積分環(huán)節(jié)。整個算法在tms320f2812 dsp芯片上實現(xiàn)，運算速度快，保證了系統(tǒng)具有很好的實時性。
上傳時間： 2013-04-24
上傳用戶：jhksyghr
由于永磁伺服電機具有轉(zhuǎn)子轉(zhuǎn)動慣量 小，響應(yīng)速度快，效率高，功率密度高，電機體積小，消除電刷而減少噪音和維護等其他電機難以比擬的優(yōu)點，在高性能位置伺服領(lǐng)域，尤其為伺服電機組成的伺服系統(tǒng)應(yīng)用越來越廣泛。 永磁無刷電機有兩種形式:方波式和正弦波式。本文主要研究以pmsm 為伺服電機的伺服系統(tǒng) 目前實現(xiàn)永磁同步電動機的控制主要采用dsp、dsp+fpga和dsp+asic三種途徑。而前兩種方式實現(xiàn)位置控制編程量較大，美國國際整流器公司針對高性能交流伺服驅(qū)動要求，基于fpga技術(shù)開發(fā)出了完整的閉環(huán)電流控制和速度控制的伺服系統(tǒng)單片解決方案—irmck201。本文就是基于這種數(shù)字運動控制芯片，設(shè)計了dsp和irmck201的交流伺服控制系統(tǒng)。該系統(tǒng)具有性能優(yōu)越，結(jié)構(gòu)簡單，編程任務(wù)小，開發(fā)周期短等優(yōu)點，對其他交流位置伺服控制系統(tǒng)也具有很好的推廣意義。
上傳時間： 2013-06-07
上傳用戶：zgu489
發(fā)電機是電力系統(tǒng)的關(guān)鍵設(shè)備，如何有效監(jiān)測發(fā)電機的工作狀態(tài)一直是電力部門研究的重要課題之一。發(fā)電機可以正常工作，其中絕緣體部分起著不可或缺的作用，以前的發(fā)電機絕緣體監(jiān)測系統(tǒng)都存在著一些不足，比如精度低，適用范圍窄等。基于此原因，本文介紹了FJR裝置，它可以用來監(jiān)測發(fā)電機絕緣體是否出現(xiàn)過熱或老化的情況，為發(fā)電機的安全運行提供了保障。該裝置具有很高的靈敏度，可適合于空冷、水冷等不同發(fā)電機。整個檢測系統(tǒng)分為氣路和電路兩部分，氣路部分負責(zé)將發(fā)電機絕緣體的狀況轉(zhuǎn)化成電流信號，而電路部分負責(zé)對這些電流信號進行處理。文中將FJR系統(tǒng)的氣路部分等效為一個黑盒子，而重點介紹其電路部分。電路部分主要的功能是采集從氣路傳送過來的兩路電流信號，并進行計算和分析，決定是否報警，同時將采集到的數(shù)據(jù)和分析的結(jié)果定性地顯示給工作人員。 本文第一章介紹了課題的研究背景，并在此基礎(chǔ)上提出了課題的必要性和研究方向；第二章從整體入手，對監(jiān)測系統(tǒng)的功能進行了分析，明確了要實現(xiàn)的功能和目標(biāo)，并提出了使用ARM做上位機，負責(zé)系統(tǒng)控制和界面顯示，DSP做下位機負責(zé)信號的采集和計算；后面幾章則分別介紹了系統(tǒng)的各個模塊；第三章主要介紹嵌入式系統(tǒng)及其軟件開發(fā)，包括系統(tǒng)的設(shè)計以及各個功能的實現(xiàn)，比如串口通信、CF卡存儲等等，從本章中可以了解到系統(tǒng)的界面顯示內(nèi)容和鍵盤操作步驟；第四章介紹了負責(zé)信號采集和計算的DSP系統(tǒng)，并且詳細介紹了實現(xiàn)各項功能時所用到的外部設(shè)備，包括RTC時鐘，AD采樣芯片等；本章接下來闡述了DSP和ARM兩個模塊如何通過雙口RAM實現(xiàn)通信以及通信幀的格式；第五章介紹了系統(tǒng)中的一些硬件電路，包括模擬放大器等，使得讀者可以更全面地了解本系統(tǒng)，同時在本章作者還總結(jié)了一些電路板設(shè)計的心得和體會。論文最后一章對本文所做的工作進行了總結(jié)，指出了需要改進之處，也指明了以后進一步研究的任務(wù)和方向。
上傳時間： 2013-04-24
上傳用戶：Pzj
在鋼鐵制造工業(yè)中，高溫熔化狀態(tài)鋼水中的鋼渣檢測問題是一直以來未能很好解決的難題，鋼渣是鋼鐵冶煉過程中的副產(chǎn)品，鋼渣本身會直接降低鑄坯質(zhì)量進而影響生產(chǎn)出的鋼材質(zhì)量，另外鋼渣也會破壞鋼鐵連鑄生產(chǎn)連續(xù)性給鋼廠效益帶來負面效應(yīng)。因此連鑄過程中鋼渣檢測是一個具有較大生產(chǎn)實際意義的研究課題。 本文以鋼包到中間包敞開式澆注過程中，保護澆注后期移除長水口后澆注過程中的鋼水下渣檢測為研究對象。在調(diào)研了國內(nèi)外下渣檢測技術(shù)與下渣檢測設(shè)備的應(yīng)用情況后，提出了一套將嵌入式技術(shù)與紅外熱像檢測技術(shù)相結(jié)合的鋼水下渣檢測系統(tǒng)的解決方案，并搭建了系統(tǒng)的原型：硬件系統(tǒng)平臺以紅外熱像探測器為系統(tǒng)的傳感器，以ARM7嵌入式微處理器與DSP數(shù)字信號處理器為系統(tǒng)運算處理核心；軟件系統(tǒng)平臺包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系統(tǒng)構(gòu)建的嵌入式應(yīng)用程序，以及基于DSP各類支持庫的嵌入式應(yīng)用程序。該下渣檢測系統(tǒng)設(shè)計方案具有非接觸式檢測、低成本、系統(tǒng)自成一體、直觀顯示鋼水注液狀態(tài)、量化鋼渣含量等特點，能夠協(xié)助現(xiàn)場工作人員檢測和判斷下渣，有效減少連鑄過程中鋼包到中間包的下渣量。 本文首先，介紹了課題研究的背景，明確了研究對象，分析了連鑄過程中的鋼水下渣問題，調(diào)研了現(xiàn)有的連鑄過程中鋼包到中間包的鋼水下
上傳時間： 2013-05-25
上傳用戶：斷點PPpp
機械手是自動裝配生產(chǎn)線上必不可少的設(shè)備，它可以模擬人手臂的部分動作，按預(yù)定的程序、軌跡和要求，實現(xiàn)抓取、搬運和裝配等工作。在減輕人的勞動強度和提高裝配質(zhì)量和在惡劣環(huán)境下作業(yè)等方面，起到了積極的作用。嵌入式系統(tǒng)是近年來發(fā)展起來的以應(yīng)用為中心并且軟硬件可裁剪的實時系統(tǒng)，它的特點是高度自動化，響應(yīng)速度快等，非常適合于要求實時的和多任務(wù)的場合。 本文分析了機械手控制系統(tǒng)的功能要求，研究設(shè)計了一種基于ARM和DSP的機械手?jǐn)?shù)控系統(tǒng)的方案。嵌入式ARM處理器，具有運行速度快、功耗低、程序設(shè)計靈活、外圍硬件資源豐富等優(yōu)點，但其很難在處理大數(shù)據(jù)量、復(fù)雜算法時保證系統(tǒng)的靈活性和實時性。DSP作為數(shù)字信號處理的核心器件，能夠?qū)崟r快速的完成控制算法運算，由于DSP普通輸入輸出口的高低電平變化周期最快只能到1微秒左右，不適合高速輸入輸出；FPGA芯片高速輸入輸出數(shù)據(jù)，時間可縮短至幾十納秒。另外利用FPGA可以方便的實現(xiàn)各種接口的邏輯時序，豐富的接口使得該系統(tǒng)能夠方便的進行移植，擴展了該系統(tǒng)的應(yīng)用領(lǐng)域，從而提升了其性價比，通過ARM處理器和DSP以及FPGA技術(shù)的有機結(jié)合，發(fā)揮各自的優(yōu)勢，使系統(tǒng)具有程序設(shè)計靈活、以太網(wǎng)通信、大容量存儲、高速數(shù)據(jù)輸出、可移植等特點，既滿足高速機械手自動控制的要求，同時又具有一定的通用性。 通過本課題實踐表明，基于ARM和DSP構(gòu)建嵌入式數(shù)控系統(tǒng)的應(yīng)用方案全可行、合理，同傳統(tǒng)的人機交互系統(tǒng)設(shè)計相比，能大量地減輕研發(fā)任務(wù)，提高發(fā)速度，能夠在短時間內(nèi)得到控制性能優(yōu)秀的數(shù)控系統(tǒng)。
標(biāo)簽： ARM DSP 數(shù)控 系統(tǒng)研究
上傳時間： 2013-06-11
上傳用戶：康郎
UM71系列(包括ZPW-2000A)無絕緣軌道電路已成為我國鐵路的主流制式，軌道電路的正常工作對行車安全意義重大。軌道信號失真或者受到噪聲污染有可能導(dǎo)致鐵路信號設(shè)備錯誤動作進而發(fā)生行車事故。通過對鐵路信號做出監(jiān)測以及判斷，可以幫助信號設(shè)備維護人員對故障設(shè)備進行及時修復(fù)從而避免事故發(fā)生。 本文設(shè)計了一種基于ARM/DSP雙核結(jié)構(gòu)的鐵路信號測試儀，用以幫助設(shè)備維護人員及時檢修故障設(shè)備。其中，DSP芯片選用TI公司的32位浮點處理器TMS320VC33作為信號分析與處理的核心，實現(xiàn)信號的解調(diào)、頻譜分析和細化處理等功能。本測試儀作為一種實時的信號檢測設(shè)備，充分利用了浮點DSP芯片高效靈活以及系統(tǒng)可裁減的特性，因而更適合于現(xiàn)場環(huán)境的應(yīng)用。本測試儀主要針對目前使用較為廣泛的UM71、ZPW-2000A系統(tǒng)以及站內(nèi)25Hz相敏軌道電路，實現(xiàn)對移頻信號的數(shù)字解調(diào)、區(qū)間載波頻率檢測、信號幅度檢測、站內(nèi)軌道信號的相位角及其幅度檢測等功能。 本文著重分析了頻譜細化技術(shù)中的ZFFT算法在實時信號分析中的應(yīng)用，采用ZFFT算法可以在保證運算效率的同時提高頻譜的分辨率。在此基礎(chǔ)上，本文就這種算法提出了若干改進措施并且通過MATLAB對該算法及其改進措施進行了軟件仿真。同時本文完成了基于這種算法的DSP軟件設(shè)計：為了提高系統(tǒng)實時性，DSP算法均采用匯編語言實現(xiàn)。理論分析和實驗表明調(diào)制頻率的分辨率可以達到0.03Hz，滿足實際應(yīng)用要求。此外，本文設(shè)計了測試儀的硬件結(jié)構(gòu)，主要是VC33的外圍器件及其與雙口RAMCY7C028的接口電路，以及基于這個接口電路的通信規(guī)程。
標(biāo)簽： DSP ARM 鐵路信號 試儀設(shè)計
上傳時間： 2013-06-29
上傳用戶：qazwsxedc
DSP外部電路經(jīng)典設(shè)計,了解DSP，及外圍電路的設(shè)計。
上傳時間： 2013-07-02
上傳用戶：pompey
本文對基于DSP和FPGA運動控制器的設(shè)計進行了研究。主要內(nèi)容如下： （1）深入研究國內(nèi)外運動控制技術(shù)的發(fā)展現(xiàn)狀和前景。 （2）規(guī)劃運動控制器的硬件和軟件整體研發(fā)方案。 （3）對運動控制器的各個功能模塊進行硬件設(shè)計。 （4）對運動控制算法和數(shù)字濾波算法進行設(shè)計，編寫控制軟件。 （5）對運動控制系統(tǒng)的性能進行分析和訪真，調(diào)節(jié)控制器參數(shù)，使運動控制系統(tǒng)具有較好的靜態(tài)特性和動態(tài)特性。 （6）構(gòu)建實驗系統(tǒng)，編寫人機界面軟件，驗證運動控制器的性能。
上傳時間： 2013-06-13
上傳用戶：haobin315
隨著微電子技術(shù)的發(fā)展，可編程邏輯器件取得了迅速的發(fā)展，其功能日益強大，F(xiàn)PGA內(nèi)部可用邏輯資源飛速增長，近來推出的FPGA都針對數(shù)字信號處理的特點做了特定設(shè)計，集成了存儲器、鎖相環(huán)（PLL）、硬件乘法器、DSP模塊等，通過使用各個公司提供的FPGA開發(fā)軟件使用硬件描述語言，可以實現(xiàn)特定的信號處理算法，如FFT、FIR等算法，為電子設(shè)計工程師提供了新的選擇。實時圖像處理系統(tǒng)采用FPGA+DSP的結(jié)構(gòu)來完成整個復(fù)雜的圖像處理算法。將圖像處理算法進行分類，F(xiàn)PGA和DSP份協(xié)作發(fā)揮各自的長處，對于算法實現(xiàn)簡單、運算量大、實時性高的這類處理過程由大容量高性能的FPGA實現(xiàn)，DSP則用來處理經(jīng)過預(yù)處理后的圖像數(shù)據(jù)，來運行算法結(jié)構(gòu)復(fù)雜，乘加運算多的算法。整個系統(tǒng)主要包括FPGA處理單元、DSP處理單元以及PCI接口通訊三個部分。主要取得的了以下的研究成果：（1）研究了FPGA的工作原理及應(yīng)用，完成了Stratix芯片的選型。設(shè)計了數(shù)字圖像處理板的電路原理圖和PCB設(shè)計圖。并對電路板進行調(diào)試，工作正常。（2）完成了FPGA程序下載電纜的PCB電路設(shè)計，并調(diào)試成功，應(yīng)用到FPGA的調(diào)試下載配置中，取得了良好的實驗與經(jīng)濟效果。（3）充分利用FPGA的設(shè)計開發(fā)軟件與工具，完成了中值濾波、形態(tài)學(xué)濾波和自適應(yīng)閾值的FPGA實現(xiàn)，并給出了詳細的實現(xiàn)過程。將算法下載到FPGA芯片，經(jīng)過試驗調(diào)試，達到要求。（4）研究了PCI接口通訊的實現(xiàn)方式，選用PCI9054芯片實現(xiàn)通訊，完成PCI接口電路設(shè)計，經(jīng)過調(diào)試，實現(xiàn)了中斷、DMA等方式，滿足了數(shù)據(jù)傳輸?shù)囊蟆＃?）學(xué)習(xí)了C6701DSP芯片的工作特性以及內(nèi)部功能結(jié)構(gòu)，完成了DSP外圍存儲器的擴展、時鐘信號發(fā)生以及電源模塊等外圍電路的設(shè)計。
標(biāo)簽： FPGA DSP 紅外 圖像預(yù)處理
上傳時間： 2013-07-22
上傳用戶：Divine
該論文介紹二次雷達的基本概念、發(fā)展歷史、工作流程和運作機理以及單脈沖二次雷達的系統(tǒng)原理,并且對傳統(tǒng)的單脈沖二次雷達應(yīng)答信號處理器的硬件結(jié)構(gòu)進行改進,提出一種全新的應(yīng)答處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件結(jié)構(gòu)的特點是結(jié)構(gòu)靈活,有較強的通用性.該論文圍繞FPGA+DSP這種數(shù)字信號處理的硬件結(jié)構(gòu),闡述了它在單脈沖二次雷達應(yīng)答數(shù)字信號處理器中的應(yīng)用,使用VHDL語言設(shè)計FPGA程序,并且給出主要模塊的仿真結(jié)果.FPGA主要完成距離計數(shù)、方位計數(shù)、脈沖分解、產(chǎn)生應(yīng)答數(shù)據(jù)送給DSP、與PC104交換報表等功能.長時間的成功試驗表明,基于FPGA和DSP技術(shù)的二次雷達應(yīng)答信號處理器在3毫秒內(nèi)可以同時處理四個重疊應(yīng)答,計算所接收的每一個脈沖的到達方向,得到真實脈沖并且給出脈沖置信度.系統(tǒng)達到了預(yù)期的目的.該課題的另外一個重要意義是對傳統(tǒng)的二次監(jiān)視雷達應(yīng)答信號處理器進行了改進,使單脈沖二次雷達系統(tǒng)的應(yīng)答處理能力在可靠性、穩(wěn)定性和系統(tǒng)精度三個方面有質(zhì)的飛躍.
上傳時間： 2013-04-24
上傳用戶：gokk
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
