C++ Builder 程序設(shè)計實用教程
標(biāo)簽： Builder 程序設(shè)計 實用教程
上傳時間： 2013-10-20
上傳用戶：wang5829
Nios II定制指令用戶指南：With the Altera Nios II embedded processor, you as the system designer can accelerate time-critical software algorithms by adding custom instructions to the Nios II processor instruction set. Using custom instructions, you can reduce a complex sequence of standard instructions to a single instruction implemented in hardware. You can use this feature for a variety of applications, for example, to optimize software inner loops for digital signal processing (DSP), packet header processing, and computation-intensive applications. The Nios II configuration wizard,part of the Quartus® II software’s SOPC Builder, provides a graphical user interface (GUI) used to add up to 256 custom instructions to the Nios II processor. The custom instruction logic connects directly to the Nios II arithmetic logic unit (ALU) as shown in Figure 1–1.
上傳時間： 2013-10-12
上傳用戶：kang1923
本文是基于Arria V和Cyclone V精度可調(diào)DSP模塊的高性能DSP應(yīng)用與實現(xiàn)（英文資料）
標(biāo)簽： DSP Cyclone Arria 精度可調(diào)
上傳時間： 2013-10-27
上傳用戶：yzy6007
介紹了一種基于DSP和FPGA的磁鐵電源控制器的設(shè)計方案，闡述了該控制器硬件系統(tǒng)的組成，包括信號調(diào)理電路、中間數(shù)據(jù)處理部分、后端的驅(qū)動電路。同時給出了DSP和FPGA之間通過SPI接口通信的具體流程和輸出PWM波形死區(qū)部分的控制流程。設(shè)計的磁鐵電源控制器有很好的控制和運(yùn)算能力，同時具有很好的靈活性和可靠性。
上傳時間： 2013-11-16
上傳用戶：1051290259
Alter FPGA的設(shè)計流程以及DSP設(shè)計.
標(biāo)簽： Alter FPGA DSP 設(shè)計流程
上傳時間： 2013-11-07
上傳用戶：dudu1210004
FPGA 具有輕松集成與支持新協(xié)議和新標(biāo)準(zhǔn)以及產(chǎn)品定制的能力，同時仍然可以實現(xiàn)快速的產(chǎn)品面市時間。在互聯(lián)網(wǎng)和全球市場環(huán)境中，外包制造變得越來越普遍，這使得安全變得更加重要。正如業(yè)界領(lǐng)袖出版的文章所述，反向工程、克隆、過度構(gòu)建以及篡改已經(jīng)成為主要的安全問題。據(jù)專家估計，每年因為假冒產(chǎn)品而造成的經(jīng)濟(jì)損失達(dá)數(shù)十億美元。國際反盜版聯(lián)盟表示，這些假冒產(chǎn)品威脅經(jīng)濟(jì)的發(fā)展，并且給全球的消費類市場帶來重大影響。本白皮書將確定設(shè)計安全所面臨的主要威脅，探討高級安全選擇，并且介紹Xilinx 的新型、低成本SpartanTM-3A、Spartan-3AN 和Spartan-3A DSP FPGA 如何協(xié)助保護(hù)您的產(chǎn)品和利潤。
標(biāo)簽： Spartan FPGA 267 DSP
上傳時間： 2013-10-26
上傳用戶：simonpeng
WP409利用Xilinx FPGA打造出高端比特精度和周期精度浮點DSP算法實現(xiàn)方案： High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs
上傳時間： 2013-10-21
上傳用戶：huql11633
針對嵌入式機(jī)器視覺系統(tǒng)向獨立化、智能化發(fā)展的要求，介紹了一種嵌入式視覺系統(tǒng)--智能相機(jī)?；趯χ悄芟鄼C(jī)體系結(jié)構(gòu)、組成模塊和圖像采集、傳輸和處理技術(shù)的分析，對國內(nèi)外的幾款智能相機(jī)進(jìn)行比較。綜合技術(shù)發(fā)展現(xiàn)狀，提出基于FPGA+DSP模式的硬件平臺，并提出智能相機(jī)的發(fā)展方向。分析結(jié)果表明，該系統(tǒng)設(shè)計可以實現(xiàn)脫離PC運(yùn)行，完成圖像獲取與分析，并作出相應(yīng)輸出。 Abstract: This paper introduced an embedded vision system-intelligent camera ，which was for embedded machine vision systems to an independent and intelligent development requirements. Intelligent camera architecture， component modules and image acquisition， transmission and processing technology were analyzed. After comparing integrated technology development of several intelligent cameras at home and abroad， the paper proposed the hardware platform based on FPGA+DSP models and made clear direction of development of intelligent cameras. On the analysis of the design， the results indicate that the system can run from the PC independently to complete the image acquisition and analysis and give a corresponding output.
標(biāo)簽： FPGA DSP 模式 智能相機(jī)
上傳時間： 2013-11-14
上傳用戶：無聊來刷下
DSP
標(biāo)簽： DSP 步進(jìn)電機(jī) 手把手
上傳時間： 2014-01-18
上傳用戶：我累個乖乖
dsp電器點火裝置的設(shè)計及應(yīng)用
上傳時間： 2013-10-19
上傳用戶：skhlm
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
