這是我個人寫的Dlx處理器流水線的Verilog代碼，在ModelSim中仿真通過，并且在ISE中能綜合！即可以下載到FPGA中運行指令，指令可以根據需要定義，也可和相應的編譯器配合使用，這里給學習流水線和Verilog的朋友共享。
標簽： Verilog Dlx 處理器 代碼
上傳時間： 2016-11-27
上傳用戶：hphh
Dlx CPU VHDL CODE UNIVERSITY
標簽： UNIVERSITY CODE VHDL Dlx
上傳時間： 2017-07-06
上傳用戶：kristycreasy
Dlx指令集RISC CPU verilog源碼，使用哈佛結構可實現十多種指令
標簽： Dlx 指令集 risc cpu verilog
上傳時間： 2022-05-16
上傳用戶：d1997wayne
蟲蟲下載站版權所有 京ICP備2021023401號-1
