隨著SOC技術、IP技術以及集成電路技術的發展，risc軟核處理器的研究與開發設計開始受到了人們的重視。基于FPGA的risc軟核處理器在各個行業開始得到了廣泛的應用，特別是在一些基于FPGA的嵌入式系統中有著越來越廣泛的應用前景。 該論文在研究了大量國內外技術文獻的基礎上，總結了risc處理器發展的現狀與水平。認真分析了risc處理器的基本結構，包括總線結構，流水線處理的原理，以及流水線數據通路和流水線控制的原理；并詳細分析了該設計采用的指令集——MIPS指令集的內在結構。設計出了一個32位risc軟核處理器，這個軟核處理器采用五級流水線結構，能完成加法、減法、邏輯與、邏輯或、左移右移等算術邏輯操作，以及它們的組合操作。通過軟件仿真和在Altera的FPGA開發板上進行驗證，證明了所設計的32位risc處理器能準確的執行所選用的MIPS指令集，運行速度能達到30MHz，功能良好。 通過對所設計對象特點及其可行性的研究，選用了Altera公司QuartusⅡ軟件作為設計與仿真驗證的環境。在設計方法上，該課題采用了自頂向下的設計方法。在設計過程中采用了邊設計邊驗證這種設計與驗證相結合的設計流程，大大提高了設計的可靠性。該課題在設計過程中還提出了兩個有效的設計思路：第一是在32位寄存器的設計中利用FPGA的內部RAM資源來設計，減少了傳輸延時，提高了運行速度，并大大減少了對FPGA內部資源的占用；第二是在系統架構上采用了柔性化的設計方法，使得設計可以根據實際的需求適當的增減相應的部件，以達到需求與性能的統一。這兩個方法都有效地解決了設計中出現的問題，提高了處理器的性能。
標簽： FPGA risc 處理器
上傳時間： 2013-07-21
上傳用戶：caozhizhi
·英文原版書籍：Guide to risc Processors For Programmers and Engineers
標簽： nbsp Programmers Processors Engineers
上傳時間： 2013-06-27
上傳用戶：zzy7826
Building a risc System in an FPGA
標簽： Building System risc FPGA
上傳時間： 2013-09-04
上傳用戶：朗朗乾坤
本文首先介紹了語音編碼實現領域發展狀況，然后對DSP平臺上實現語音標準進行了較為詳細的研究和闡述，最后給出了基于risc處理器平臺上語音標準的一個系統實現.
標簽： ACELP risc 處理器 移植
上傳時間： 2013-10-20
上傳用戶：Bunyan
8位risc CPU的VERILOG編程 SOURCECODE
標簽： SOURCECODE VERILOG risc CPU
上傳時間： 2015-01-09
上傳用戶：Andy123456
幾個VHDL的源代碼和和一個本人編寫的5級流水線risc CPU的代碼
標簽： VHDL risc CPU 源代碼
上傳時間： 2013-12-02
上傳用戶：jyycc
risc的指令VerilogHDL實現
標簽： VerilogHDL risc 指令
上傳時間： 2014-10-31
上傳用戶：dianxin61
詳細的介紹了risc技術，是不可多得的入門讀物
標簽： risc
上傳時間： 2014-11-27
上傳用戶：busterman
這是一個很好的Verilog 編寫的8位risc CPU源碼（可做為MCU），并且包括完整的C 語言的測試代碼。
標簽： Verilog risc CPU MCU
上傳時間： 2014-01-05
上傳用戶：李夢晗
這是一個Verilog HDL編寫的risc cpu的程序，該程序共10個子程序，實現了簡單的risc cpu，可供初學者參考，學習硬件描述語言，及設計方法。該程序通過了modelsim仿真驗證。
標簽： Verilog risc HDL cpu
上傳時間： 2015-03-26
上傳用戶：qiao8960
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="mqgim"></strike>
