單片機(jī)應(yīng)用系統(tǒng)抗干擾技術(shù):第1章 電磁干擾控制基礎(chǔ). 1.1 電磁干擾的基本概念1 1.1.1 噪聲與干擾1 1.1.2 電磁干擾的形成因素2 1.1.3 干擾的分類2 1.2 電磁兼容性3 1.2.1 電磁兼容性定義3 1.2.2 電磁兼容性設(shè)計(jì)3 1.2.3 電磁兼容性常用術(shù)語4 1.2.4 電磁兼容性標(biāo)準(zhǔn)6 1.3 差模干擾和共模干擾8 1.3.1 差模干擾8 1.3.2 共模干擾9 1.4 電磁耦合的等效模型9 1.4.1 集中參數(shù)模型9 1.4.2 分布參數(shù)模型10 1.4.3 電磁波輻射模型11 1.5 電磁干擾的耦合途徑14 1.5.1 傳導(dǎo)耦合14 1.5.2 感應(yīng)耦合（近場耦合）15 .1.5.3 電磁輻射耦合（遠(yuǎn)場耦合）15 1.6 單片機(jī)應(yīng)用系統(tǒng)電磁干擾控制的一般方法16 第2章 數(shù)字信號(hào)耦合與傳輸機(jī)理 2.1 數(shù)字信號(hào)與電磁干擾18 2.1.1 數(shù)字信號(hào)的開關(guān)速度與頻譜18 2.1.2 開關(guān)暫態(tài)電源尖峰電流噪聲22 2.1.3 開關(guān)暫態(tài)接地反沖噪聲24 2.1.4 高速數(shù)字電路的EMI特點(diǎn)25 2.2 導(dǎo)線阻抗與線間耦合27 2.2.1 導(dǎo)體交直流電阻的計(jì)算27 2.2.2 導(dǎo)體電感量的計(jì)算29 2.2.3 導(dǎo)體電容量的計(jì)算31 2.2.4 電感耦合分析32 2.2.5 電容耦合分析35 2.3 信號(hào)的長線傳輸36 2.3.1 長線傳輸過程的數(shù)學(xué)描述36 2.3.2 均勻傳輸線特性40 2.3.3 傳輸線特性阻抗計(jì)算42 2.3.4 傳輸線特性阻抗的重復(fù)性與阻抗匹配44 2.4 數(shù)字信號(hào)傳輸過程中的畸變45 2.4.1 信號(hào)傳輸?shù)娜肷浠?5 2.4.2 信號(hào)傳輸?shù)姆瓷浠?6 2.5 信號(hào)傳輸畸變的抑制措施49 2.5.1 最大傳輸線長度的計(jì)算49 2.5.2 端點(diǎn)的阻抗匹配50 2.6 數(shù)字信號(hào)的輻射52 2.6.1 差模輻射52 2.6.2 共模輻射55 2.6.3 差模和共模輻射比較57 第3章 常用元件的可靠性能與選擇 3.1 元件的選擇與降額設(shè)計(jì)59 3.1.1 元件的選擇準(zhǔn)則59 3.1.2 元件的降額設(shè)計(jì)59 3.2 電阻器60 3.2.1 電阻器的等效電路60 3.2.2 電阻器的內(nèi)部噪聲60 3.2.3 電阻器的溫度特性61 3.2.4 電阻器的分類與主要參數(shù)62 3.2.5 電阻器的正確選用66 3.3 電容器67 3.3.1 電容器的等效電路67 3.3.2 電容器的種類與型號(hào)68 3.3.3 電容器的標(biāo)志方法70 3.3.4 電容器引腳的電感量71 3.3.5 電容器的正確選用71 3.3.6 電容器使用注意事項(xiàng)73 3.4 電感器73 3.4.1 電感器的等效電路74 3.4.2 電感器使用的注意事項(xiàng)74 3.5 數(shù)字集成電路的抗干擾性能75 3.5.1 噪聲容限與抗干擾能力75 3.5.2 施密特集成電路的噪聲容限77 3.5.3 TTL數(shù)字集成電路的抗干擾性能78 3.5.4 CMOS數(shù)字集成電路的抗干擾性能79 3.5.5 CMOS電路使用中注意事項(xiàng)80 3.5.6 集成門電路系列型號(hào)81 3.6 高速CMOS 54/74HC系列接口設(shè)計(jì)83 3.6.1 54/74HC 系列芯片特點(diǎn)83 3.6.2 74HC與TTL接口85 3.6.3 74HC與單片機(jī)接口85 3.7 元器件的裝配工藝對(duì)可靠性的影響86 第4章 電磁干擾硬件控制技術(shù) 4.1 屏蔽技術(shù)88 4.1.1 電場屏蔽88 4.1.2 磁場屏蔽89 4.1.3 電磁場屏蔽91 4.1.4 屏蔽損耗的計(jì)算92 4.1.5 屏蔽體屏蔽效能的計(jì)算99 4.1.6 屏蔽箱的設(shè)計(jì)100 4.1.7 電磁泄漏的抑制措施102 4.1.8 電纜屏蔽層的屏蔽原理108 4.1.9 屏蔽與接地113 4.1.10 屏蔽設(shè)計(jì)要點(diǎn)113 4.2 接地技術(shù)114 4.2.1 概述114 4.2.2 安全接地115 4.2.3 工作接地117 4.2.4 接地系統(tǒng)的布局119 4.2.5 接地裝置和接地電阻120 4.2.6 地環(huán)路問題121 4.2.7 浮地方式122 4.2.8 電纜屏蔽層接地123 4.3 濾波技術(shù)126 4.3.1 濾波器概述127 4.3.2 無源濾波器130 4.3.3 有源濾波器138 4.3.4 鐵氧體抗干擾磁珠143 4.3.5 貫通濾波器146 4.3.6 電纜線濾波連接器149 4.3.7 PCB板濾波器件154 4.4 隔離技術(shù)155 4.4.1 光電隔離156 4.4.2 繼電器隔離160 4.4.3 變壓器隔離 161 4.4.4 布線隔離161 4.4.5 共模扼流圈162 4.5 電路平衡結(jié)構(gòu)164 4.5.1 雙絞線在平衡電路中的使用164 4.5.2 同軸電纜的平衡結(jié)構(gòu)165 4.5.3 差分放大器165 4.6 雙絞線的抗干擾原理及應(yīng)用166 4.6.1 雙絞線的抗干擾原理166 4.6.2 雙絞線的應(yīng)用168 4.7 信號(hào)線間的串?dāng)_及抑制169 4.7.1 線間串?dāng)_分析169 4.7.2 線間串?dāng)_的抑制173 4.8 信號(hào)線的選擇與敷設(shè)174 4.8.1 信號(hào)線型式的選擇174 4.8.2 信號(hào)線截面的選擇175 4.8.3 單股導(dǎo)線的阻抗分析175 4.8.4 信號(hào)線的敷設(shè)176 4.9 漏電干擾的防止措施177 4.10 抑制數(shù)字信號(hào)噪聲常用硬件措施177 4.10.1 數(shù)字信號(hào)負(fù)傳輸方式178 4.10.2 提高數(shù)字信號(hào)的電壓等級(jí)178 4.10.3 數(shù)字輸入信號(hào)的RC阻容濾波179 4.10.4 提高輸入端的門限電壓181 4.10.5 輸入開關(guān)觸點(diǎn)抖動(dòng)干擾的抑制方法181 4.10.6 提高器件的驅(qū)動(dòng)能力184 4.11 靜電放電干擾及其抑制184 第5章 主機(jī)單元配置與抗干擾設(shè)計(jì) 5.1 單片機(jī)主機(jī)單元組成特點(diǎn)186 5.1.1 80C51最小應(yīng)用系統(tǒng)186 5.1.2 低功耗單片機(jī)最小應(yīng)用系統(tǒng)187 5.2 總線的可靠性設(shè)計(jì)191 5.2.1 總線驅(qū)動(dòng)器191 5.2.2 總線的負(fù)載平衡192 5.2.3 總線上拉電阻的配置192 5.3 芯片配置與抗干擾193 5.3.1去耦電容配置194 5.3.2 數(shù)字輸入端的噪聲抑制194 5.3.3 數(shù)字電路不用端的處理195 5.3.4 存儲(chǔ)器的布線196 5.4 譯碼電路的可靠性分析197 5.4.1 過渡干擾與譯碼選通197 5.4.2 譯碼方式與抗干擾200 5.5 時(shí)鐘電路配置200 5.6 復(fù)位電路設(shè)計(jì)201 5.6.1 復(fù)位電路RC參數(shù)的選擇201 5.6.2 復(fù)位電路的可靠性與抗干擾分析202 5.6.3 I/O接口芯片的延時(shí)復(fù)位205 5.7 單片機(jī)系統(tǒng)的中斷保護(hù)問題205 5.7.1 80C51單片機(jī)的中斷機(jī)構(gòu)205 5.7.2 常用的幾種中斷保護(hù)措施205 5.8 RAM數(shù)據(jù)掉電保護(hù)207 5.8.1 片內(nèi)RAM數(shù)據(jù)保護(hù)207 5.8.2 利用雙片選的外RAM數(shù)據(jù)保護(hù)207 5.8.3 利用DS1210實(shí)現(xiàn)外RAM數(shù)據(jù)保護(hù)208 5.8.4 2 KB非易失性隨機(jī)存儲(chǔ)器DS1220AB/AD211 5.9 看門狗技術(shù)215 5.9.1 由單穩(wěn)態(tài)電路實(shí)現(xiàn)看門狗電路216 5.9.2 利用單片機(jī)片內(nèi)定時(shí)器實(shí)現(xiàn)軟件看門狗217 5.9.3 軟硬件結(jié)合的看門狗技術(shù)219 5.9.4 單片機(jī)內(nèi)配置看門狗電路221 5.10 微處理器監(jiān)控器223 5.10.1 微處理器監(jiān)控器MAX703～709/813L223 5.10.2 微處理器監(jiān)控器MAX791227 5.10.3 微處理器監(jiān)控器MAX807231 5.10.4 微處理器監(jiān)控器MAX690A/MAX692A234 5.10.5 微處理器監(jiān)控器MAX691A/MAX693A238 5.10.6 帶備份電池的微處理器監(jiān)控器MAX1691242 5.11 串行E2PROM X25045245 第6章 測量單元配置與抗干擾設(shè)計(jì) 6.1 概述255 6.2 模擬信號(hào)放大器256 6.2.1 集成運(yùn)算放大器256 6.2.2 測量放大器組成原理260 6.2.3 單片集成測量放大器AD521263 6.2.4 單片集成測量放大器AD522265 6.2.5 單片集成測量放大器AD526266 6.2.6 單片集成測量放大器AD620270 6.2.7 單片集成測量放大器AD623274 6.2.8 單片集成測量放大器AD624276 6.2.9 單片集成測量放大器AD625278 6.2.10 單片集成測量放大器AD626281 6.3 電壓/電流變換器（V/I）283 6.3.1 V/I變換電路..283 6.3.2 集成V/I變換器XTR101284 6.3.3 集成V/I變換器XTR110289 6.3.4 集成V/I變換器AD693292 6.3.5 集成V/I變換器AD694299 6.4 電流/電壓變換器（I/V）302 6.4.1 I/V變換電路302 6.4.2 RCV420型I/V變換器303 6.5 具有放大、濾波、激勵(lì)功能的模塊2B30/2B31305 6.6 模擬信號(hào)隔離放大器313 6.6.1 隔離放大器ISO100313 6.6.2 隔離放大器ISO120316 6.6.3 隔離放大器ISO122319 6.6.4 隔離放大器ISO130323 6.6.5 隔離放大器ISO212P326 6.6.6 由兩片VFC320組成的隔離放大器329 6.6.7 由兩光耦組成的實(shí)用線性隔離放大器333 6.7 數(shù)字電位器及其應(yīng)用336 6.7.1 非易失性數(shù)字電位器x9221336 6.7.2 非易失性數(shù)字電位器x9241343 6.8 傳感器供電電源的配置及抗干擾346 6.8.1 傳感器供電電源的擾動(dòng)補(bǔ)償347 6.8.2 單片集成精密電壓芯片349 6.8.3 A/D轉(zhuǎn)換器芯片提供基準(zhǔn)電壓350 6.9 測量單元噪聲抑制措施351 6.9.1 外部噪聲源的干擾及其抑制351 6.9.2 輸入信號(hào)串模干擾的抑制352 6.9.3 輸入信號(hào)共模干擾的抑制353 6.9.4 儀器儀表的接地噪聲355 第7章 D/A、A/D單元配置與抗干擾設(shè)計(jì) 7.1 D/A、A/D轉(zhuǎn)換器的干擾源357 7.2 D/A轉(zhuǎn)換原理及抗干擾分析358 7.2.1 T型電阻D/A轉(zhuǎn)換器359 7.2.2 基準(zhǔn)電源精度要求361 7.2.3 D/A轉(zhuǎn)換器的尖峰干擾362 7.3 典型D/A轉(zhuǎn)換器與單片機(jī)接口363 7.3.1 并行12位D/A轉(zhuǎn)換器AD667363 7.3.2 串行12位D/A轉(zhuǎn)換器MAX5154370 7.4 D/A轉(zhuǎn)換器與單片機(jī)的光電接口電路377 7.5 A/D轉(zhuǎn)換器原理與抗干擾性能378 7.5.1 逐次比較式ADC原理378 7.5.2 余數(shù)反饋比較式ADC原理378 7.5.3 雙積分ADC原理380 7.5.4 V/F ADC原理382 7.5.5 ∑Δ式ADC原理384 7.6 典型A/D轉(zhuǎn)換器與單片機(jī)接口387 7.6.18 位并行逐次比較式MAX 118387 7.6.28 通道12位A/D轉(zhuǎn)換器MAX 197394 7.6.3 雙積分式A/D轉(zhuǎn)換器5G14433399 7.6.4 V/F轉(zhuǎn)換器AD 652在A/D轉(zhuǎn)換器中的應(yīng)用403 7.7 采樣保持電路與抗干擾措施408 7.8 多路模擬開關(guān)與抗干擾措施412 7.8.1 CD4051412 7.8.2 AD7501413 7.8.3 多路開關(guān)配置與抗干擾技術(shù)413 7.9 D/A、A/D轉(zhuǎn)換器的電源、接地與布線416 7.10 精密基準(zhǔn)電壓電路與噪聲抑制416 7.10.1 基準(zhǔn)電壓電路原理417 7.10.2 引腳可編程精密基準(zhǔn)電壓源AD584418 7.10.3 埋入式齊納二極管基準(zhǔn)AD588420 7.10.4 低漂移電壓基準(zhǔn)MAX676/MAX677/MAX678422 7.10.5 低功率低漂移電壓基準(zhǔn)MAX873/MAX875/MAX876424 7.10.6 MC1403/MC1403A、MC1503精密電壓基準(zhǔn)電路430 第8章 功率接口與抗干擾設(shè)計(jì) 8.1 功率驅(qū)動(dòng)元件432 8.1.1 74系列功率集成電路432 8.1.2 75系列功率集成電路433 8.1.3 MOC系列光耦合過零觸發(fā)雙向晶閘管驅(qū)動(dòng)器435 8.2 輸出控制功率接口電路438 8.2.1 繼電器輸出驅(qū)動(dòng)接口438 8.2.2 繼電器—接觸器輸出驅(qū)動(dòng)電路439 8.2.3 光電耦合器—晶閘管輸出驅(qū)動(dòng)電路439 8.2.4 脈沖變壓器—晶閘管輸出電路440 8.2.5 單片機(jī)與大功率單相負(fù)載的接口電路441 8.2.6 單片機(jī)與大功率三相負(fù)載間的接口電路442 8.3 感性負(fù)載電路噪聲的抑制442 8.3.1 交直流感性負(fù)載瞬變?cè)肼暤囊种品椒?42 8.3.2 晶閘管過零觸發(fā)的幾種形式445 8.3.3 利用晶閘管抑制感性負(fù)載的瞬變?cè)肼?47 8.4 晶閘管變流裝置的干擾和抑制措施448 8.4.1 晶閘管變流裝置電氣干擾分析448 8.4.2 晶閘管變流裝置的抗干擾措施449 8.5 固態(tài)繼電器451 8.5.1 固態(tài)繼電器的原理和結(jié)構(gòu)451 8.5.2 主要參數(shù)與選用452 8.5.3 交流固態(tài)繼電器的使用454 第9章 人機(jī)對(duì)話單元配置與抗干擾設(shè)計(jì) 9.1 鍵盤接口抗干擾問題456 9.2 LED顯示器的構(gòu)造與特點(diǎn)458 9.3 LED的驅(qū)動(dòng)方式459 9.3.1 采用限流電阻的驅(qū)動(dòng)方式459 9.3.2 采用LM317的驅(qū)動(dòng)方式460 9.3.3 串聯(lián)二極管壓降驅(qū)動(dòng)方式462 9.4 典型鍵盤/顯示器接口芯片與單片機(jī)接口463 9.4.1 8位LED驅(qū)動(dòng)器ICM 7218B463 9.4.2 串行LED顯示驅(qū)動(dòng)器MAX 7219468 9.4.3 并行鍵盤/顯示器專用芯片8279482 9.4.4 串行鍵盤/顯示器專用芯片HD 7279A492 9.5 LED顯示接口的抗干擾措施502 9.5.1 LED靜態(tài)顯示接口的抗干擾502 9.5.2 LED動(dòng)態(tài)顯示接口的抗干擾506 9.6 打印機(jī)接口與抗干擾技術(shù)508 9.6.1 并行打印機(jī)標(biāo)準(zhǔn)接口信號(hào)508 9.6.2 打印機(jī)與單片機(jī)接口電路509 9.6.3 打印機(jī)電磁干擾的防護(hù)設(shè)計(jì)510 9.6.4 提高數(shù)據(jù)傳輸可靠性的措施512 第10章 供電電源的配置與抗干擾設(shè)計(jì) 10.1 電源干擾問題概述513 10.1.1 電源干擾的類型513 10.1.2 電源干擾的耦合途徑514 10.1.3 電源的共模和差模干擾515 10.1.4 電源抗干擾的基本方法516 10.2 EMI電源濾波器517 10.2.1 實(shí)用低通電容濾波器518 10.2.2 雙繞組扼流圈的應(yīng)用518 10.3 EMI濾波器模塊519 10.3.1 濾波器模塊基礎(chǔ)知識(shí)519 10.3.2 電源濾波器模塊521 10.3.3 防雷濾波器模塊531 10.3.4 脈沖群抑制模塊532 10.4 瞬變干擾吸收器件532 10.4.1 金屬氧化物壓敏電阻（MOV）533 10.4.2 瞬變電壓抑制器（TVS）537 10.5 電源變壓器的屏蔽與隔離552 10.6 交流電源的供電抗干擾方案553 10.6.1 交流電源配電方式553 10.6.2 交流電源抗干擾綜合方案555 10.7 供電直流側(cè)抑制干擾措施555 10.7.1 整流電路的高頻濾波555 10.7.2 串聯(lián)型直流穩(wěn)壓電源配置與抗干擾556 10.7.3 集成穩(wěn)壓器使用中的保護(hù)557 10.8 開關(guān)電源干擾的抑制措施559 10.8.1 開關(guān)噪聲的分類559 10.8.2 開關(guān)電源噪聲的抑制措施560 10.9 微機(jī)用不間斷電源UPS561 10.10 采用晶閘管無觸點(diǎn)開關(guān)消除瞬態(tài)干擾設(shè)計(jì)方案564 第11章 印制電路板的抗干擾設(shè)計(jì) 11.1 印制電路板用覆銅板566 11.1.1 覆銅板材料566 11.1.2 覆銅板分類568 11.1.3 覆銅板的標(biāo)準(zhǔn)與電性能571 11.1.4 覆銅板的主要特點(diǎn)和應(yīng)用583 11.2 印制板布線設(shè)計(jì)基礎(chǔ)585 11.2.1 印制板導(dǎo)線的阻抗計(jì)算585 11.2.2 PCB布線結(jié)構(gòu)和特性阻抗計(jì)算587 11.2.3 信號(hào)在印制板上的傳播速度589 11.3 地線和電源線的布線設(shè)計(jì)590 11.3.1 降低接地阻抗的設(shè)計(jì)590 11.3.2 減小電源線阻抗的方法591 11.4 信號(hào)線的布線原則592 11.4.1 信號(hào)傳輸線的尺寸控制592 11.4.2 線間串?dāng)_控制592 11.4.3 輻射干擾的抑制593 11.4.4 反射干擾的抑制594 11.4.5 微機(jī)自動(dòng)布線注意問題594 11.5 配置去耦電容的方法594 11.5.1 電源去耦595 11.5.2 集成芯片去耦595 11.6 芯片的選用與器件布局596 11.6.1 芯片選用指南596 11.6.2 器件的布局597 11.6.3 時(shí)鐘電路的布置598 11.7 多層印制電路板599 11.7.1 多層印制板的結(jié)構(gòu)與特點(diǎn)599 11.7.2 多層印制板的布局方案600 11.7.3 20H原則605 11.8 印制電路板的安裝和板間配線606 第12章 軟件抗干擾原理與方法 12.1 概述607 12.1.1 測控系統(tǒng)軟件的基本要求607 12.1.2 軟件抗干擾一般方法607 12.2 指令冗余技術(shù)608 12.2.1 NOP的使用609 12.2.2 重要指令冗余609 12.3 軟件陷阱技術(shù)609 12.3.1 軟件陷阱609 12.3.2 軟件陷阱的安排610 12.4 故障自動(dòng)恢復(fù)處理程序613 12.4.1 上電標(biāo)志設(shè)定614 12.4.2 RAM中數(shù)據(jù)冗余保護(hù)與糾錯(cuò)616 12.4.3 軟件復(fù)位與中斷激活標(biāo)志617 12.4.4 程序失控后恢復(fù)運(yùn)行的方法618 12.5 數(shù)字濾波619 12.5.1 程序判斷濾波法620 12.5.2 中位值濾波法620 12.5.3 算術(shù)平均濾波法621 12.5.4 遞推平均濾波法623 12.5.5 防脈沖干擾平均值濾波法624 12.5.6 一階滯后濾波法626 12.6 干擾避開法627 12.7 開關(guān)量輸入/輸出軟件抗干擾設(shè)計(jì)629 12.7.1 開關(guān)量輸入軟件抗干擾措施629 12.7.2 開關(guān)量輸出軟件抗干擾措施629 12.8 編寫軟件的其他注意事項(xiàng)630 附錄 電磁兼容器件選購信息632
標(biāo)簽： 單片機(jī) 應(yīng)用系統(tǒng) 抗干擾技術(shù)
上傳時(shí)間： 2013-10-20
上傳用戶：xdqm
在綜合分析諧波勵(lì)磁無刷同步發(fā)電機(jī)勵(lì)磁控制系統(tǒng)的基礎(chǔ)上,對(duì)其勵(lì)磁控制策略進(jìn)行了研究,開發(fā)了一套基于DSP( TMS320F2812) 控制的新型柴油發(fā)電機(jī)勵(lì)磁控制系統(tǒng),該系統(tǒng)采用參數(shù)自適應(yīng)模糊PID 控制勵(lì)磁,選用交流采樣方式實(shí)時(shí)檢測各信號(hào)的瞬時(shí)特性,系統(tǒng)仿真結(jié)果以及在1 臺(tái)25 kW 工頻柴油發(fā)電機(jī)上的試驗(yàn)結(jié)果證明了該控制器具有較好的電壓調(diào)節(jié)特性,系統(tǒng)穩(wěn)態(tài)和暫態(tài)性能完全滿足發(fā)電機(jī)對(duì)勵(lì)磁系統(tǒng)的要求。關(guān)鍵詞:勵(lì)磁調(diào)節(jié);模糊PID 控制;數(shù)字信號(hào)處理器;交流采樣 Abstract :According to the general analysis of the excitation cont rol system of the harmonious wave excitation brushless synchronous generator and it s characteristics ,a new type of diesel generator excitation cont rol system based on DSP( TMS320F2812) was designed. An adaptive fuzzy PID cont rol of excitation is used in this system. To detect the t ransient characteristics of the signals in a timely manner ,AC sampling was applied.The system simulation result s and the testing result s f rom a 25 kW diesel generator (50 Hz) can prove that the voltage regulation characteristics of the excitation cont rol system are very well ,and both the steadyOstate performance and the t ransient performance of the generator are also good.Key words :excitation cont rol ;fuzzy PID cont rol ;digital signal processor (DSP) ;AC sampling
標(biāo)簽： DSP 柴油發(fā)電機(jī) 勵(lì)磁控制 系統(tǒng)研究
上傳時(shí)間： 2013-10-29
上傳用戶：fxf126@126.com
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標(biāo)簽： UltraScale Xilinx 架構(gòu)
上傳時(shí)間： 2013-11-13
上傳用戶：瓦力瓦力hong
系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號(hào)輸入模塊 ， 視頻信號(hào)處 理模 塊和視頻信號(hào)輸出模塊等 3個(gè)部分組成。各個(gè)模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號(hào) 轉(zhuǎn) 換成 數(shù) 字 信 號(hào) 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對(duì)輸入 的數(shù)字視頻信號(hào)進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出到顯示器。
上傳時(shí)間： 2013-11-11
上傳用戶：shawvi
This application note covers the design considerations of a system using the performance features of the LogiCORE™ IP Advanced eXtensible Interface (AXI) Interconnect core. The design focuses on high system throughput through the AXI Interconnect core with F MAX and area optimizations in certain portions of the design. The design uses five AXI video direct memory access (VDMA) engines to simultaneously move 10 streams (five transmit video streams and five receive video streams), each in 1920 x 1080p format, 60 Hz refresh rate, and up to 32 data bits per pixel. Each VDMA is driven from a video test pattern generator (TPG) with a video timing controller (VTC) block to set up the necessary video timing signals. Data read by each AXI VDMA is sent to a common on-screen display (OSD) core capable of multiplexing or overlaying multiple video streams to a single output video stream. The output of the OSD core drives the DVI video display interface on the board. Performance monitor blocks are added to capture performance data. All 10 video streams moved by the AXI VDMA blocks are buffered through a shared DDR3 SDRAM memory and are controlled by a MicroBlaze™ processor. The reference system is targeted for the Virtex-6 XC6VLX240TFF1156-1 FPGA on the Xilinx® ML605 Rev D evaluation board
標(biāo)簽： XAPP 740 AXI 互聯(lián)
上傳時(shí)間： 2013-11-14
上傳用戶：fdmpy
為了研制一種鎖定時(shí)間短、相位噪聲低、雜散抑制度高的頻率合成技術(shù)，采用了直接數(shù)字式頻率合成器（DDS）驅(qū)動(dòng)鎖相環(huán)（PLL）的結(jié)構(gòu)。該頻率合成器綜合了DDS頻率轉(zhuǎn)換速度快、頻率分辨率高和PLL輸出頻帶寬、輸出雜散低的優(yōu)點(diǎn)。基于該結(jié)構(gòu)研制實(shí)現(xiàn)了輸出頻率范圍為700～800 MHz的寬帶頻率合成器，實(shí)驗(yàn)結(jié)果表明該頻率合成器掃描模式Δf=1 MHz鎖定時(shí)間不超過20 μs，跳頻模式Δf=50 MHz的定時(shí)間不超過30 μs，近端雜散抑制度優(yōu)于-50 dBc。
標(biāo)簽： 軟件無線電 認(rèn)知引擎 接口 實(shí)現(xiàn)方法
上傳時(shí)間： 2014-12-28
上傳用戶：assef
烽火交換機(jī) S2200交換機(jī)配置 及WLAN開通
標(biāo)簽： F-Engine ME-PAF 2200 1.0
上傳時(shí)間： 2014-12-29
上傳用戶：q986086481
Byte2~Byte5 字節(jié)： 表示了儀表的測量值；高四位未使用，只使用了各字節(jié)的低四位。用BCD 碼表示的數(shù)值，從高位到低 BYTE4 BYTE17 1 - 0 BATT MAX FULL A/C F/S START1 START2 UNIT_UP UNIT_DOWN 2 - 位依次為Byte5,Byte4,Byte3,Byte2。
標(biāo)簽： 6701 MS 數(shù)據(jù)傳輸
上傳時(shí)間： 2013-10-18
上傳用戶：thuyenvinh
特點(diǎn) 精確度0.25%滿刻度 ±1位數(shù) 輸入配線系統(tǒng)可任意選擇 CT比可任意設(shè)定 具有異常電流值與異常次數(shù)記錄保留功能 電流過高或過低檢測可任意設(shè)定 報(bào)警繼電器復(fù)歸方式可任意設(shè)定 尺寸小,穩(wěn)定性高 2.主要規(guī)格 輔助電源: AC110V&220V ±20%(50 or 60Hz) AC220V&440V ±20%(50 or 60Hz)(optional) 精確度: 0.25% F.S. ±1 digit 輸入負(fù)載: <0.2VA (Current) 最大過載能力 : Current related input: 2 x rated continuous 10 x rated 30 sec. 25 x rated 3sec. 50 x rated 1 sec. 輸入電流范圍: AC0-5A (10-1000Hz) CT ratio : 1-2000 adjustable 啟動(dòng)延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器復(fù)歸方式: Manual (N) / latch(L) can be modified 繼電器磁滯范圍: 0-999 digit adjustable 繼電器動(dòng)作方向: HI /LO/GO/HL can be modified 繼電器容量: AC 250V-5A, DC 30V-7A 過載顯示: "doFL" 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 14.22mm(.276")(NO) 參數(shù)設(shè)定方式: Touch switches 記憶型式 : Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用環(huán)境條件 : 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-10-14
上傳用戶：wanghui2438
特點(diǎn) 精確度0.1%滿刻度 ±1位數(shù) 可量測 交直流電流/交直流電壓/電位計(jì)/傳送器/Pt-100/荷重元/電阻 等信號(hào) 顯示范圍-1999-9999可任意規(guī)劃 具有異常值與異常次數(shù)記錄保留功能 異常信號(hào)過高或過低或范圍內(nèi)或范圍外檢測可任意設(shè)定 報(bào)警繼電器復(fù)歸方式可任意設(shè)定 尺寸小,穩(wěn)定性高 2.主要規(guī)格 精確度: 0.1% F.S. ±1 digit 0.2% F.S. ±1 digit(AC) 取樣時(shí)間: 16 cycles/sec. 顯示值范圍: -1999 - +9999 digit adjustable 啟動(dòng)延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器延遲動(dòng)作時(shí)間: 0-99.9 second adjustable 繼電器復(fù)歸方式: Manual (N) / latch(L) can be modified 繼電器動(dòng)作方向: HI /LO/GO/HL can be modified 繼電器容量: AC 250V-5A, DC 30V-7A 過載顯示: "doFL" 溫度系數(shù): 50ppm/℃ (0-50℃) 顯示幕: Red high efficiency LEDs high 14.22mm(.56")(PV) Red high efficiency LEDs high 7.0mm(.276")(NO) 參數(shù)設(shè)定方式: Touch switches 記憶型式 : Non-volatile E2PROM memory 絕緣耐壓能力: 2KVac/1 min. (input/output/power) 1600Vdc(input/output 使用環(huán)境條件 : 0-50℃(20 to 90% RH non-condensed) 存放環(huán)境條件: 0-70℃(20 to 90% RH non-condensed) CE認(rèn)證: EN 55022:1998/A1:2000 Class A EN 61000-3-2:2000 EN 61000-3-3:1995/A1:2001 EN 55024:1998/A1:2001
上傳時(shí)間： 2013-11-02
上傳用戶：fandeshun
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
