亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

ECC-NIST

  • CCSDS圖像壓縮和AES加密算法研究及其FPGA實現

    遙感圖像是深空探測和近地觀測所得數據的重要載體,在軍事和社會經濟生活領域發揮著重要作用。由于遙感圖像數據量巨大,它的存儲和傳輸已成為遙感信息應用中的關鍵問題。圖像壓縮編碼技術能降低圖像冗余度,從而減小圖像的存儲容量和傳輸帶寬,它的研究對于遙感圖像應用具有重要的現實意義。CCSDS圖像壓縮算法是空間數據系統咨詢委員會(CCSDS)提出的圖像數據壓縮算法。該算法復雜度較低,并行性好,適合于硬件實現,能實現對空間數據的實時處理,從而廣泛應用于深空探測和近地觀測。對于直接關系到軍事戰略、經濟建設等方面的遙感圖像的傳輸,必須對它進行加密處理。AES加密算法是由美國國家標準和技術研究所(NIST)于2000年發布的數據加密標準,它不但能抵抗各種攻擊,保證加密數據的安全性,而且易于軟件和硬件實現。本論文對CCSDS圖像壓縮算法和AES加密算法進行了研究,完成的主要工作包括: (1)研究了CCSDS圖像壓縮算法的原理和結構,用C語言實現了算法的編解碼器,并與SPIHT算法和JPEG2000算法的性能進行了比較。 (2)研究了AES加密算法的原理和結構,用C語言實現了算法的加解密器。 (3)介紹了實現CCSDS圖像壓縮算法和AES加密算法的FPGA設計所選擇的軟件開發工具、開發語言和硬件開發平臺。 (4)給出了CCSDS編碼器的FPGA實現方法和實現性能。 (5)給出了AES加密器的FPGA實現方法和實現性能。 本文設計的CCSDS圖像壓縮和AES加密FPGA系統運用了流水線設計、高速內存設計、模塊并行化設計和模塊串行化設計等技術,在系統速度和資源面積上取得了較好的平衡,達到了預期的設計目的。

    標簽: CCSDS FPGA AES 圖像壓縮

    上傳時間: 2013-07-15

    上傳用戶:dylutao

  • 瑞芯Rknano主要技術參數

    瑞芯Rknano主要技術參數 ARM + Hardware Accelerator ,最大主頻120M 支持8/16位LCD,支持MCU屏,最大分辨率160x128 支持SD、I2S、I2C接口,內置PWM控制器 8bit ECC NAND FLASH控制器,支持4片選,SLC/MCL

    標簽: Rknano 瑞芯 技術參數

    上傳時間: 2013-04-24

    上傳用戶:christopher

  • 橢圓曲線密碼體制中標量乘法運算的優化和FPGA實現

    信息技術的不斷發展,對信息的安全提出了更高的要求.在應用公鑰密碼體制的時候,對密鑰長度要求越來越大,處理的速度要求越來越快.而基于橢圓曲線離散對數問題的橢圓曲線密碼體制,因其每比特最大的安全性,受到了越來越廣泛的注意.橢圓曲線密碼體制(ECC:Elliptic Curve Cryptosystem)的快速實現也成為一個關注的方面.該文按照確定有限域、選取曲線參數、劃分結構模塊、優化模塊算法、實現模塊設計,驗證模塊功能的順序進行書寫.為了硬件實現上的方便,設計選擇了含有Ⅱ型優化正規基的伽略域GF(2191),并在該域上構造了隨機的橢圓曲線.根據層次化、結構化的設計思路,將橢圓曲線上的標量乘法運算劃分成兩個運算層次:橢圓曲線上的運算和有限域上的運算.模塊劃分之后,利用自底向上的設計思路,主要針對有限域上的乘法運算進行了重要的改進,并對加法群中的標量乘運算的算法進行了分析、證明,以達到面積優化和快速執行的效果.具體設計中,采用硬件描述語言Verilog HDL,在Mentor Graphics公司出品的FPGA Advantage平臺上進行電路設計.完成了各個模塊的設計輸入和仿真.設計選用了Altera公司的APEX Ⅱ系列器件,利用第一方軟件Quartus Ⅱ 2.2進行綜合、布局、布線和時序仿真.文中給出了橢圓曲線上的點加、倍點和標量乘法模塊的具體設計結構框圖.并且根據橢圓曲線的標量乘特點,提出了合適的驗證方案.該設計完成了橢圓曲線上的標量乘法運算.設計主要針對資源受限的應用環境:改進了有限域上的乘法運算、使用了沒有預處理的標量乘算法.改進后的橢圓曲線標量乘法需要2,741,998個邏輯單元,在100MHz的時鐘約束下,運行一次標量乘法運算需要567.69us.該次設計的結果可以直接用來構造橢圓曲線上的簽名、驗證、密鑰交換等算法.

    標簽: FPGA 橢圓曲線 密碼體制 乘法運算

    上傳時間: 2013-05-24

    上傳用戶:zhuo0008

  • 偽隨機序列發生器的FPGA設計與實現

    偽隨機序列 (Pseudo-Random Sequence,PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域,其設計和分析一直是國際上的研究熱點?;煦缧蛄凶鳛橐环N性能優良的偽隨機序列,近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence,CPRS)并且完成其硬件實現,在理論研究與工程應用上都是十分有價值的?;谇醒舆t橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System,TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator,PRSG)的新方法;并基于這種方法,提出了以現場可編程門陣列 (Field Programmable Gate Array,FPGA)為平臺的硬件設計實現方案,采用硬件描述語言 (VHSIC Hardware DescriptionLanguage,VHDL )完成了整個系統的設計,通過了仿真與適配,完成了硬件調試;詳細地論述了系統總體框架及內部模塊設計,重點介紹了TD-ERCS算法實現單元的設計,并在系統中設計加入了異步串行接口,完善了整個系統的模塊化,可使系統嵌入到現有的各類密碼系統與設備中;基于FDELPHI編程環境,完成了計算機應用軟件的設計,為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面,也為分析與測試硬件系統產生的CPRS提供了方便;同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology,NIST)提出的偽隨機序列性能指標,對軟件與硬件系統產生的CPRS進行了標準測試,軟件方法所得序列各項性能指標完全合格,硬件FPGA所得序列僅三項測試未能通過,其原因有待進一步研究。

    標簽: FPGA 偽隨機序列 發生器

    上傳時間: 2013-06-20

    上傳用戶:heart520beat

  • 基于DSPFPGA的數字電視條件接收系統

    這篇論文以數字電視條件接收系統為研究對象,系統硬件設計以DSP和FPGA為實現平臺,采用以DSP實現其加密算法、以FPGA實現其外圍電路,對數字電視條件接收系統進行設計。首先根據數字電視條件接收系統的原理及其軟硬分離的發展趨勢,提出采用 DSP+FPGA結構的設計方式,將ECC與AES加密算法應用于SK與CW的加密;根據其原理對系統進行總體設計,同時對系統各部分的硬件原理圖進行詳細設計,并進行 PCB設計。其次采用從上而下的設計方式,對FPGA實現的邏輯功能劃分為各個功能模塊,然后再對各個模塊進行設計、仿真。采用Quartus Ⅱ7.2軟件對FPGA實現的邏輯功能進行設計、仿真。仿真結果表明:基于通用加擾算法(CSA)的加擾器模塊,滿足TS流加擾要求;塊加密模塊的最高時鐘頻率達到229.89MHz,流加密模塊的最高時鐘頻率達到331.27MHz,對于實際的碼流來說,具有比較大的時序裕量;DSP接口模塊滿足 ADSP BF-535的讀寫時序;包處理模塊實現對加密后數據的包處理。最后對條件接收系統中加密算法程序采用結構化、模塊化的編程方式進行設計。 ECC設計時采用C語言與匯編語言混合編程,充分利用兩種編程語言的優勢。將ECC 與AES加密算法在VisualDSP++3.0開發環境下進行驗證,并下載至ADSP BF-535評估板上運行。輸出結果表明:有限域運算匯編語言編程的實現方式,其運行速度明顯提高, 192位加法提高380個時鐘周期,32位乘法提高92個時鐘周期;ECC與AES達到加密要求。上述工作對數字電視條件接收系統的設計具有實際的應用價值。關鍵詞:條件接收,DSP,FPGA,ECC,AEs

    標簽: DSPFPGA 數字電視 條件接收系統

    上傳時間: 2013-07-03

    上傳用戶:www240697738

  • 基于FPGA的隨機數性能檢測設計

    為了滿足對隨機數性能有一定要求的系統能夠實時檢測隨機數性能的需求,提出了一種基于FPGA的隨機數性能檢測設計方案。根據NIST的測試標準,采用基于統計的方法,在FPGA內部實現了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣秩測試。與現在常用的隨機數性能測試軟件相比,該設計方案,能靈活嵌入到需要使用隨機數的系統中,實現對隨機性能的實時檢測。實際應用表明,該設計具有使用靈活、測試準確、實時輸出結果的特點,達到了設計要求。

    標簽: FPGA 隨機數 性能檢測

    上傳時間: 2013-11-13

    上傳用戶:lliuhhui

  • 基于FPGA的隨機數性能檢測設計

    為了滿足對隨機數性能有一定要求的系統能夠實時檢測隨機數性能的需求,提出了一種基于FPGA的隨機數性能檢測設計方案。根據NIST的測試標準,采用基于統計的方法,在FPGA內部實現了對隨機序列的頻率測試、游程測試、最大游程測試、離散傅里葉變換測試和二元矩陣秩測試。與現在常用的隨機數性能測試軟件相比,該設計方案,能靈活嵌入到需要使用隨機數的系統中,實現對隨機性能的實時檢測。實際應用表明,該設計具有使用靈活、測試準確、實時輸出結果的特點,達到了設計要求。

    標簽: FPGA 隨機數 性能檢測

    上傳時間: 2015-01-01

    上傳用戶:瓦力瓦力hong

  • 橢圓曲線密鑰生成程序

    橢圓曲線密鑰生成程序,主要是為了了解ECC密鑰的生成算法,只是得到密鑰,沒有加解密過程。

    標簽: 橢圓曲線 密鑰 程序

    上傳時間: 2014-01-21

    上傳用戶:xauthu

  • 1997年9月

    1997年9月,NIST征集AES方案,以替代DES。 1999年8月,以下5個方案成為最終候選方案:MARS, RC6, Rijndael, Serpent, Twofish。 2000年10月,由比利時的Joan Daemen和Vincent Rijmen提出的算法最終勝出。( Rijndael 讀成Rain Doll。) http://www.esat.kuleuven.ac.be/~rijmen/rijndael/

    標簽: 1997

    上傳時間: 2014-01-19

    上傳用戶:希醬大魔王

  • The Audio File Library provides a uniform programming interface to standard digital audio file form

    The Audio File Library provides a uniform programming interface to standard digital audio file formats. This library allows the processing of audio data to and from audio files of many common formats (currently AIFF, AIFF-C, WAVE, NeXT/Sun .snd/.au, IRCAM, AVR, Amiga IFF/8SVX, and NIST SPHERE). The library also supports compression (currently G.711 mu-law and A-law and IMA and MS ADPCM) as well as PCM formats of all flavors (signed and unsigned integer, single- and double-precision floating point).

    標簽: programming interface provides standard

    上傳時間: 2014-12-06

    上傳用戶:a6697238

主站蜘蛛池模板: 桂阳县| 永昌县| 阜平县| 江达县| 行唐县| 昌邑市| 宝鸡市| 怀宁县| 洪泽县| 娄底市| 雷州市| 河北区| 阳新县| 南京市| 新巴尔虎右旗| 荔波县| 揭西县| 兴山县| 南溪县| 高邑县| 大兴区| 衡南县| 璧山县| 甘南县| 宝兴县| 阿图什市| 宁化县| 凤庆县| 筠连县| 临泉县| 崇明县| 若羌县| 民乐县| 阜新| 甘谷县| 敖汉旗| 洛南县| 浠水县| 封开县| 东至县| 商都县|