本教程內容力求以詳細的步驟和講解讓讀者以最快的方式學會 MC8051 IP core 的應用以及相關設計軟件的使用，并激起讀者對 SOPC 技術的興趣。本實驗重點講 8051Core 的應用，并通過一個簡單 C51 程序對51Core 進行硬件測試。 本實驗教程的內容編排如下： 第 1 章簡單的描述了 MC8051 IP core的基本結構及一些應用說明。 第 2 章詳細的介紹 8051Core 綜合、編譯應用。包括 Quartus II、Synplify Pro 軟件的基本應用，ROM、RAM 模塊的生成，8051Core 的封裝及應用測試。 附錄 A為 MC8051 IP Core 的指令集。 在閱讀本教程的過程中，請讀者注意以下幾點： 本教程在寫作過程中遵循“寧可啰唆一點，也不放過細節”的方針。在教程中的某些地方，有些讀者可能覺得很“簡單” ，甚至顯得有些啰唆，但對大多數初學者可能并非如此。因為作者認為，足夠簡單甚至可以跳過的內容，對某些讀者來說，未必能一下子就弄清楚，所以，本教程很 多地方將盡量闡述清楚，以節省讀者理解的時間。但在后面的章節中，如果涉及的細節在前面章節中已經提及，這些內容就會省略。 最 后作者要強調的是，本教程旨在引路，不會帶領讀者掌握更深層次的開發，更高級的應用希望讀者自己去挖掘。
上傳時間： 2013-10-26
上傳用戶：歸海惜雪
實物設計
上傳時間： 2013-11-12
上傳用戶：qingdou
FPGA學習資料
上傳時間： 2013-10-29
上傳用戶：liu123
本文采用了技術比較成熟的VHDL語言進行設計，并使用Quartus II軟件進行時序仿真。由仿真結果可知，無論是在功能的實現上還是在搜索的準確性、高效性以及FPGA片上資源的利用率上，本設計方案都具有明顯的優越性。
上傳時間： 2013-11-03
上傳用戶：司令部正軍級
基于解決Xmodem協議中CRC校驗的目的，以經典的LFSR硬件電路為基礎，采用了按字節并行運算CRC校驗碼，以及多字節CRC算法的方法。在Quartus II環境下，通過以VHDL語言仿真試驗，得出Xmodem協議中CRC校驗，以多字節循環并行CRC算法能夠滿足高速實時性要求的結論。
上傳時間： 2013-10-09
上傳用戶：胡蘿卜醬
Altera ModelSim 6.5仿真入門教程，需要的可自行下載。 平臺 軟件：ModelSim-Altera 6.5e （Quartus II 10.0） Starter Edition 內容 1 設計流程 使用ModelSim仿真的基本流程為： 圖1.1 使用 ModelSim仿真的基本流程 2 開始 2.1 新建工程 打開ModelSim后，其畫面如圖2.1所示。
上傳時間： 2013-11-09
上傳用戶：qitiand
C++完美演繹 經典算法 如 /* 頭文件：my_Include.h */ #include <stdio.h> /* 展開C語言的內建函數指令 */ #define PI 3.1415926 /* 宏常量，在稍后章節再詳解 */ #define circle(radius) (PI*radius*radius) /* 宏函數，圓的面積 */ /* 將比較數值大小的函數寫在自編include文件內 */ int show_big_or_small (int a,int b,int c) { int tmp if (a>b) { tmp = a a = b b = tmp } if (b>c) { tmp = b b = c c = tmp } if (a>b) { tmp = a a = b b = tmp } printf("由小至大排序之后的結果:%d %d %d\n", a, b, c) } 程序執行結果： 由小至大排序之后的結果:1 2 3 可將內建函數的include文件展開在自編的include文件中 圓圈的面積是=201.0619264
標簽： my_Include include define 3.141
上傳時間： 2014-01-17
上傳用戶：epson850
源代碼\用動態規劃算法計算序列關系個數 用關系"<"和"="將3個數a，b，c依次序排列時，有13種不同的序列關系： a=b=c,a=b<c,a<b=v,a<b<c,a<c<b a=c<b,b<a=c,b<a<c,b<c<a,b=c<a c<a=b,c<a<b,c<b<a 若要將n個數依序列，設計一個動態規劃算法，計算出有多少種不同的序列關系， 要求算法只占用O(n),只耗時O(n*n).
上傳時間： 2013-12-26
上傳用戶：siguazgb
c語言版的多項式曲線擬合。 用最小二乘法進行曲線擬合. 用p－1 次多項式進行擬合，p<= 10 x,y 的第0個域x[0],y[0],沒有用，有效數據從x[1],y[1] 開始 nNodeNum,有效數據節點的個數。 b,為輸出的多項式系數，b[i] 為b[i-1]次項。b[0],沒有用。 b,有10個元素ok。
上傳時間： 2014-01-12
上傳用戶：變形金剛
高清電視HDTV信號發生器，576P逐行，VHDL語言，ALTERA的Quartus II開發平臺
上傳時間： 2015-07-06
上傳用戶：yph853211
