為了測(cè)量某試件多點(diǎn)溫度，且溫度跨度很大，還要達(dá)到要求精度，本文利用幾種不同類型的傳感器（AD590、PT1000和K型熱電偶）進(jìn)行采集，其輸出形式（電流源、電阻和熱電勢(shì)）和大小均不相同，設(shè)計(jì)了電源電路、信號(hào)轉(zhuǎn)換電路和放大抬升電路，使各種傳感器的輸出達(dá)到統(tǒng)一的1～5 V的標(biāo)準(zhǔn)信號(hào)；在實(shí)驗(yàn)室利用高精度電壓、電流源和電阻箱分別對(duì)熱電偶、AD590和PT1000進(jìn)行模擬，結(jié)果表明該方法可行，調(diào)理電路的相對(duì)精度可達(dá)到0.1級(jí)。
標(biāo)簽： 溫度傳感器 信號(hào)調(diào)理 電路設(shè)計(jì)
上傳時(shí)間： 2013-12-11
上傳用戶：回電話#
Butterworth函數(shù)的高階低通濾波器的有源設(shè)計(jì)
標(biāo)簽： Butterworth 函數(shù) 低通濾波器 有源
上傳時(shí)間： 2013-11-20
上傳用戶：旗魚旗魚
現(xiàn)代相控陣?yán)走_(dá)為了保證空間功率合成精度需要高精度的雷達(dá)信號(hào)，設(shè)計(jì)實(shí)現(xiàn)了一種以AD9959為核心的高精度多通道雷達(dá)信號(hào)源。信號(hào)源利用多片AD9959產(chǎn)生32路正弦波、線性調(diào)頻以及相位編碼等多種信號(hào)形式，并設(shè)計(jì)采用AD8302對(duì)多路信號(hào)的幅度和相位進(jìn)行檢測(cè)與調(diào)整。該信號(hào)源已應(yīng)用實(shí)際工程中，現(xiàn)場(chǎng)實(shí)驗(yàn)結(jié)果表明，該信號(hào)源系統(tǒng)產(chǎn)生的高頻信號(hào)頻率穩(wěn)定度高、相位幅度一致性好，完全滿足對(duì)信號(hào)源的性能指標(biāo)的要求。
上傳時(shí)間： 2013-11-22
上傳用戶：lo25643
特點(diǎn)： 精確度0.1%滿刻度 可作各式數(shù)學(xué)演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT類比輸出功能 輸入與輸出絕緣耐壓2仟伏特/1分鐘(input/output/power) 寬范圍交直流兩用電源設(shè)計(jì) 尺寸小,穩(wěn)定性高
標(biāo)簽： 微電腦 數(shù)學(xué)演算 隔離傳送器
上傳時(shí)間： 2014-12-23
上傳用戶：ydd3625
計(jì)算二階有源濾波、一階有源濾波、阻容充放電。
上傳時(shí)間： 2013-11-17
上傳用戶：hgmmyl
結(jié)合直接數(shù)字頻率合成（DDS）和鎖相環(huán)（PLL）技術(shù)完成了X波段低相噪本振跳頻源的設(shè)計(jì)。文章通過軟件仿真重點(diǎn)分析了本振跳頻源的低相噪設(shè)計(jì)方法，同時(shí)給出了主要的硬件選擇和詳細(xì)電路設(shè)計(jì)過程。最后對(duì)樣機(jī)的測(cè)試結(jié)果表明，本方案具有相位噪聲低、頻率控制靈活等優(yōu)點(diǎn)，滿足了實(shí)際工程應(yīng)用。
上傳時(shí)間： 2013-11-12
上傳用戶：jiwy
給出了兩種應(yīng)用于兩級(jí)CMOS 運(yùn)算放大器的密勒補(bǔ)償技術(shù)的比較,用共源共柵密勒補(bǔ)償技術(shù)設(shè)計(jì)出的CMOS 運(yùn)放與直接密勒補(bǔ)償相比,具有更大的單位增益帶寬、更大的擺率和更小的信號(hào)建立時(shí)間等優(yōu)點(diǎn),還可以在達(dá)到相同補(bǔ)償效果的情況下極大地減小版圖尺寸. 通過電路級(jí)小信號(hào)等效電路的分析和仿真,對(duì)兩種補(bǔ)償技術(shù)進(jìn)行比較,結(jié)果驗(yàn)證了共源共柵密勒補(bǔ)償技術(shù)相對(duì)于直接密勒補(bǔ)償技術(shù)的優(yōu)越性.
標(biāo)簽： 共源共柵 運(yùn)放 補(bǔ)償 比較
上傳時(shí)間： 2013-10-14
上傳用戶：gengxiaochao
共源共柵級(jí)放大器可提供較高的輸出阻抗和減少米勒效應(yīng)，在放大器領(lǐng)域有很多的應(yīng)用。本文提出一種COMS工藝下簡單的高擺幅共源共柵偏置電路，且能應(yīng)用于任意電流密度。根據(jù)飽和電壓和共源共柵級(jí)電流密度的定義,本文提出器件寬長比與輸出電壓擺幅的關(guān)系,并設(shè)計(jì)一種高擺幅的共源共柵級(jí)偏置電路。
上傳時(shí)間： 2013-10-08
上傳用戶：debuchangshi
設(shè)計(jì)一種壓控電壓源型二階有源低通濾波電路,并利用Multisim10仿真軟件對(duì)電路的頻率特性、特征參量等進(jìn)行了仿真分析,仿真結(jié)果與理論設(shè)計(jì)一致,為有源濾波器的電路設(shè)計(jì)提供了EDA手段和依據(jù)。
上傳時(shí)間： 2013-11-12
上傳用戶：名爵少年
使用時(shí)鐘PLL的源同步系統(tǒng)時(shí)序分析一）回顧源同步時(shí)序計(jì)算Setup Margin = Min Clock Etch Delay – Max Data Etch Delay – Max Delay Skew – Setup TimeHold Margin = Min Data Etch Delay – Max Clock Etch Delay + Min Delay Skew + Data Rate – Hold Time下面解釋以上公式中各參數(shù)的意義：Etch Delay：與常說的飛行時(shí)間(Flight Time)意義相同，其值并不是從仿真直接得到，而是通過仿真結(jié)果的后處理得來。請(qǐng)看下面圖示：圖一為實(shí)際電路，激勵(lì)源從輸出端，經(jīng)過互連到達(dá)接收端，傳輸延時(shí)如圖示Rmin，Rmax，F(xiàn)min，F(xiàn)max。圖二為對(duì)應(yīng)輸出端的測(cè)試負(fù)載電路，測(cè)試負(fù)載延時(shí)如圖示Rising，F(xiàn)alling。通過這兩組值就可以計(jì)算得到Etch Delay 的最大和最小值。
標(biāo)簽： PLL 時(shí)鐘 同步系統(tǒng) 時(shí)序分析
上傳時(shí)間： 2013-11-05
上傳用戶：VRMMO
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
