FIFO FPGA
異步FIFO是一種先進先出的電路，使用在需要產時數據接口的部分，用來存儲、緩沖在兩個異步時鐘之間的數據傳輸。在異步電路中，由于時鐘之間周期和相位完全獨立，因而數據的丟失概率不為零。如何設計一個高可靠性、高速的異步FIFO電路便成為一個難點。本設計介紹解決這一問題的一種方法。本設計采用VHDL語言的形...
FIFO技術資料
?? 資源總數：543
?? 源代碼：9969
?? FIFO熱門資料
查看全部543個資源 ?LM3S系列UART發送FIFO觸發中斷
LM3S系列UART例程：發送FIFO觸發中斷原理...
LM3S系列UART例程：發送FIFO工作原理
LM3S系列UART例程：發送FIFO工作原理...
LM3S系列UART例程：以FIFO中斷方式發送
LM3S系列UART例程：以FIFO中斷方式發送...
LM3S系列UART例程：以FIFO中斷方式接收
LM3S系列UART例程：以FIFO中斷方式接收...
?? FIFO資料分類