FIFO（先進先出隊列）通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀時鐘（rd_clk）、 與寫時鐘同步的寫有效（wren）和寫數據（wr_data） 、與讀時鐘同步的讀有效（rden）和讀數據（rd_data） 為了實現正確的讀寫和避免FIFO的上溢或下溢，給出與讀時鐘和寫時鐘分別同步的FIFO的空標志（empty）和 滿標志（full）以禁止讀寫操作。
標簽： FIFO wr_clk RAM 隊列
上傳時間： 2014-01-25
上傳用戶：趙云興
verilog開發的FIFO，經過驗證，有完整版本的測試程序，經典之作
標簽： verilog FIFO
上傳時間： 2013-12-26
上傳用戶：weixiao99
異步FIFO的指針比較技術，寫的比較詳細，感興趣的可以看一下
標簽： FIFO 指針 比較
上傳時間： 2014-11-10
上傳用戶：stella2015
異步FIFO verilog實現 異步FIFO verilog實現
上傳時間： 2016-05-20
上傳用戶：釣鰲牧馬
操作系統-頁面置換算法（包括OPT、LRU、FIFO三種算法）
標簽： FIFO OPT LRU 算法
上傳時間： 2016-05-22
上傳用戶：zhaiye
這是一個有關FIFO的VHDL 程序。。。請大家下載分享。
標簽： FIFO VHDL 程序 家
上傳時間： 2014-01-06
上傳用戶：himbly
FIFO的源代碼，詳細描述FIFO的工作原理和過程，用VHDL編寫。
標簽： FIFO 源代碼
上傳時間： 2016-05-31
上傳用戶：LIKE
有關視頻方面的FIFO設計,vhdl編寫
標簽： FIFO vhdl 視頻 方面
上傳時間： 2016-06-03
上傳用戶：bjgaofei
FIFO的源代碼，對FIFO設計有幫助，有借鑒意義，幫助學習VHDL編程
上傳時間： 2014-01-09
上傳用戶：小眼睛LSL
請求頁式存儲管理-FIFO的算法，，很好的算法，，值得大家
標簽： FIFO 頁 存儲管理 算法
上傳時間： 2016-06-09
上傳用戶：dbs012280
蟲蟲下載站版權所有 京ICP備2021023401號-1
