相 關(guān) 資 源

• 異步FIFO verilog實現(xiàn) 異步FIFO verilog實現(xiàn)免費下載

  資源簡介：異步FIFO verilog實現(xiàn) 異步FIFO verilog實現(xiàn)

  標簽： verilog FIFO

  上傳時間： 2016-05-20

  上傳用戶：釣鰲牧馬

• 用verilog語言在fpga中實現(xiàn)FIFO功能！免費下載

  資源簡介：用verilog語言在fpga中實現(xiàn)FIFO功能！

  標簽： verilog fpga FIFO 語言

  上傳時間： 2015-05-02

  上傳用戶：epson850

• FIFO（先進先出隊列）通常用于數(shù)據(jù)的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現(xiàn)是利用 雙口RAM 和讀寫地址產(chǎn)生模塊來實現(xiàn)的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀免費下載

  資源簡介：FIFO（先進先出隊列）通常用于數(shù)據(jù)的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現(xiàn)是利用 雙口RAM 和讀寫地址產(chǎn)生模塊來實現(xiàn)的.FIFO的接口信號包括異步的寫時鐘（wr_clk）和讀時鐘（rd_clk）、 與寫時鐘同步的寫有效（wren）和寫數(shù)據(jù)（wr_data）...

  標簽： FIFO wr_clk RAM 隊列

  上傳時間： 2014-01-25

  上傳用戶：趙云興

• 用雙端口ram實現(xiàn)異步FIFO免費下載

  資源簡介：用雙端口ram實現(xiàn)異步FIFO，采用格雷碼，避免產(chǎn)生毛刺。

  標簽： FIFO ram 雙端口

  上傳時間： 2016-10-10

  上傳用戶：lvzhr

• FIFO存儲電路的設(shè)計與實現(xiàn)免費下載

  資源簡介：FIFO存儲電路的設(shè)計與實現(xiàn)，用verilog實現(xiàn)FIFO的參考設(shè)計

  標簽： FIFO 存儲電路

  上傳時間： 2016-12-13

  上傳用戶：pkkkkp

• 利用verilog語言進行FIFO設(shè)計免費下載

  資源簡介：利用verilog語言進行FIFO設(shè)計，在FPGA中實現(xiàn)32X8FIFO功能

  標簽： verilog FIFO 語言

  上傳時間： 2017-03-16

  上傳用戶：569342831

• 基于FPGA 實現(xiàn)異步串口可以值得參考免費下載

  資源簡介：基于FPGA 實現(xiàn)異步串口可以值得參考。

  標簽： FPGA 異步串口

  上傳時間： 2013-08-24

  上傳用戶：brain kung

• fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)免費下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)

  標簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-08-28

  上傳用戶：zoudejile

• 用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU免費下載

  資源簡介：用verilog編寫在FLEX10K上實現(xiàn)的簡易CPU

  標簽： verilog FLEX 10K CPU

  上傳時間： 2015-03-09

  上傳用戶：vodssv

• 用verilog寫的CORDIC算法實現(xiàn)免費下載

  資源簡介：用verilog寫的CORDIC算法實現(xiàn)，很適合做超越函數(shù)的運算。通常用于實現(xiàn)正弦乘法，或者坐標變換。

  標簽： verilog CORDIC 算法

  上傳時間： 2014-11-03

  上傳用戶：it男一枚

• Python實現(xiàn)的半同步半異步網(wǎng)絡(luò)框架.在其上可以實現(xiàn)自己的應(yīng)用層協(xié)議,以支持特定的應(yīng)用.免費下載

  資源簡介：Python實現(xiàn)的半同步半異步網(wǎng)絡(luò)框架.在其上可以實現(xiàn)自己的應(yīng)用層協(xié)議,以支持特定的應(yīng)用.

  標簽： Python 網(wǎng)絡(luò) 應(yīng)用層協(xié)議

  上傳時間： 2015-04-10

  上傳用戶：dongbaobao

• 本程序是用VHDL語言實現(xiàn)異步通信控制器免費下載

  資源簡介：本程序是用VHDL語言實現(xiàn)異步通信控制器， hao1.vhd為主程序，hao1.scf為仿真波形

  標簽： VHDL 程序 異步通信 控制器

  上傳時間： 2015-05-25

  上傳用戶：yt1993410

• 一個關(guān)于DES算法的verilog語言實現(xiàn),包括了各個實現(xiàn)模塊以及測試模塊免費下載

  資源簡介：一個關(guān)于DES算法的verilog語言實現(xiàn),包括了各個實現(xiàn)模塊以及測試模塊

  標簽： verilog DES 算法 模塊

  上傳時間： 2014-01-23

  上傳用戶：璇珠官人

• CORDIC算法的硬件實現(xiàn) 用的verilog語言免費下載

  資源簡介：CORDIC算法的硬件實現(xiàn) 用的verilog語言

  標簽： verilog CORDIC 算法 硬件實現(xiàn)

  上傳時間： 2015-06-24

  上傳用戶：wcl168881111111

• 異步串口通信口在FPGA實現(xiàn)免費下載

  資源簡介：異步串口通信口在FPGA實現(xiàn)，功能有（1）串行數(shù)據(jù)接收的同步控制；（2） 串行數(shù)據(jù)發(fā)送的同步控制

  標簽： FPGA 異步串口 通信

  上傳時間： 2013-12-25

  上傳用戶：lanhuaying

• 一個pci接口的硬件描述語言的實現(xiàn)源代碼,用verilog語言實現(xiàn)免費下載

  資源簡介：一個pci接口的硬件描述語言的實現(xiàn)源代碼,用verilog語言實現(xiàn)

  標簽： verilog pci 接口 硬件描述語言

  上傳時間： 2015-08-10

  上傳用戶：zhichenglu

• 利用SOCKET實現(xiàn)異步數(shù)據(jù)傳輸免費下載

  資源簡介：利用SOCKET實現(xiàn)異步數(shù)據(jù)傳輸，并提供實例分析，可以直接應(yīng)用于vc開發(fā)環(huán)境中。

  標簽： SOCKET 數(shù)據(jù)傳輸

  上傳時間： 2015-10-05

  上傳用戶：shanml

• 許多非常有用的 verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等免費下載

  資源簡介：許多非常有用的 verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等

  標簽： MULTIPLIER verilog ADDER FIFO

  上傳時間： 2015-10-06

  上傳用戶：電子世界

• 這是一個數(shù)字時鐘的verilog程序 仿真通過 能實現(xiàn)秒 分 時 計時免費下載

  資源簡介：這是一個數(shù)字時鐘的verilog程序 仿真通過 能實現(xiàn)秒 分 時 計時

  標簽： verilog 數(shù)字時鐘 仿真 分

  上傳時間： 2013-12-19

  上傳用戶：TF2015

• 同步FIFO的verilog編碼 同步FIFO的verilog編碼免費下載

  資源簡介：同步FIFO的verilog編碼 同步FIFO的verilog編碼

  標簽： verilog FIFO 編碼

  上傳時間： 2013-12-30

  上傳用戶：gonuiln

• verilog HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細說明免費下載

  資源簡介：verilog HDL語言在FPGA實現(xiàn)中的存儲器的使用詳細說明

  標簽： verilog FPGA HDL 語言

  上傳時間： 2014-10-14

  上傳用戶：litianchu

• 實現(xiàn)異步傳輸功能,有客戶和服務(wù)器2個代碼 有需要的可以參考免費下載

  資源簡介：實現(xiàn)異步傳輸功能,有客戶和服務(wù)器2個代碼 有需要的可以參考

  標簽： 異步傳輸 代碼 服務(wù)器

  上傳時間： 2015-11-03

  上傳用戶：klin3139

• 一個可以綜合的verilog 寫的FIFO存儲器 內(nèi)附文檔說明免費下載

  資源簡介：一個可以綜合的verilog 寫的FIFO存儲器 內(nèi)附文檔說明

  標簽： verilog FIFO 存儲器 文檔

  上傳時間： 2015-11-15

  上傳用戶：Avoid98

• 用verilog hdl硬件描述語言實現(xiàn)多人搶答器功能免費下載

  資源簡介：用verilog hdl硬件描述語言實現(xiàn)多人搶答器功能，有計時，計分，報警等功能。

  標簽： verilog hdl 硬件描述語言 搶答器

  上傳時間： 2015-11-25

  上傳用戶：1427796291

• 采用verilog HDL硬件語言設(shè)計,實現(xiàn)基本的公用電話計費功能,設(shè)計完整.免費下載

  資源簡介：采用verilog HDL硬件語言設(shè)計,實現(xiàn)基本的公用電話計費功能,設(shè)計完整.

  標簽： verilog HDL 硬件語言設(shè)計 電話

  上傳時間： 2014-01-11

  上傳用戶：tzl1975

• UART控制器,可以實現(xiàn)異步通用串行輸入輸出的控制免費下載

  資源簡介：UART控制器,可以實現(xiàn)異步通用串行輸入輸出的控制

  標簽： UART 控制器 串行輸入 控制

  上傳時間： 2015-12-23

  上傳用戶：jiahao131

• fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)免費下載

  資源簡介：fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現(xiàn)

  標簽： fpga-jpeg-verilog verilog fpga jpeg

  上傳時間： 2013-12-14

  上傳用戶：咔樂塢

• 用C++ Builder實現(xiàn)異步串口通信免費下載

  資源簡介：用C++ Builder實現(xiàn)異步串口通信，保證兩PC機間成功通訊

  標簽： Builder 異步串口 通信

  上傳時間： 2016-01-07

  上傳用戶：waitingfy

• 軟件利用單片機內(nèi)部的定時器及IO端口實現(xiàn)異步串口免費下載

  資源簡介：軟件利用單片機內(nèi)部的定時器及IO端口實現(xiàn)異步串口，可以在單片機中實現(xiàn)多個串口功能

  標簽： 軟件 用單片機 定時器 IO端口

  上傳時間： 2016-03-15

  上傳用戶：清風(fēng)冷雨

• 用最少的CPLD資源,用verilog在QuartusII7.1上實現(xiàn)的1280分頻.免費下載

  資源簡介：用最少的CPLD資源,用verilog在QuartusII7.1上實現(xiàn)的1280分頻.

  標簽： QuartusII verilog CPLD 1280

  上傳時間： 2016-03-18

  上傳用戶：253189838