異步FIFO verilog實現 異步FIFO verilog實現
資源簡介:異步FIFO verilog實現 異步FIFO verilog實現
上傳時間: 2016-05-20
上傳用戶:釣鰲牧馬
資源簡介:用verilog語言在fpga中實現FIFO功能!
上傳時間: 2015-05-02
上傳用戶:epson850
資源簡介:FIFO(先進先出隊列)通常用于數據的緩存和用于容納異步信號的頻率或相位的差異。本FIFO的實現是利用 雙口RAM 和讀寫地址產生模塊來實現的.FIFO的接口信號包括異步的寫時鐘(wr_clk)和讀時鐘(rd_clk)、 與寫時鐘同步的寫有效(wren)和寫數據(wr_data)...
上傳時間: 2014-01-25
上傳用戶:趙云興
資源簡介:用雙端口ram實現異步FIFO,采用格雷碼,避免產生毛刺。
上傳時間: 2016-10-10
上傳用戶:lvzhr
資源簡介:FIFO存儲電路的設計與實現,用verilog實現FIFO的參考設計
上傳時間: 2016-12-13
上傳用戶:pkkkkp
資源簡介:利用verilog語言進行FIFO設計,在FPGA中實現32X8FIFO功能
上傳時間: 2017-03-16
上傳用戶:569342831
資源簡介:基于FPGA 實現異步串口可以值得參考。
上傳時間: 2013-08-24
上傳用戶:brain kung
資源簡介:fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現
上傳時間: 2013-08-28
上傳用戶:zoudejile
資源簡介:用verilog編寫在FLEX10K上實現的簡易CPU
上傳時間: 2015-03-09
上傳用戶:vodssv
資源簡介:用verilog寫的CORDIC算法實現,很適合做超越函數的運算。通常用于實現正弦乘法,或者坐標變換。
上傳時間: 2014-11-03
上傳用戶:it男一枚
資源簡介:Python實現的半同步半異步網絡框架.在其上可以實現自己的應用層協議,以支持特定的應用.
上傳時間: 2015-04-10
上傳用戶:dongbaobao
資源簡介:本程序是用VHDL語言實現異步通信控制器, hao1.vhd為主程序,hao1.scf為仿真波形
上傳時間: 2015-05-25
上傳用戶:yt1993410
資源簡介:一個關于DES算法的verilog語言實現,包括了各個實現模塊以及測試模塊
上傳時間: 2014-01-23
上傳用戶:璇珠官人
資源簡介:CORDIC算法的硬件實現 用的verilog語言
上傳時間: 2015-06-24
上傳用戶:wcl168881111111
資源簡介:異步串口通信口在FPGA實現,功能有(1)串行數據接收的同步控制;(2) 串行數據發送的同步控制
上傳時間: 2013-12-25
上傳用戶:lanhuaying
資源簡介:一個pci接口的硬件描述語言的實現源代碼,用verilog語言實現
上傳時間: 2015-08-10
上傳用戶:zhichenglu
資源簡介:利用SOCKET實現異步數據傳輸,并提供實例分析,可以直接應用于vc開發環境中。
上傳時間: 2015-10-05
上傳用戶:shanml
資源簡介:許多非常有用的 verilog 實例: ADC, FIFO, ADDER, MULTIPLIER 等
上傳時間: 2015-10-06
上傳用戶:電子世界
資源簡介:這是一個數字時鐘的verilog程序 仿真通過 能實現秒 分 時 計時
上傳時間: 2013-12-19
上傳用戶:TF2015
資源簡介:同步FIFO的verilog編碼 同步FIFO的verilog編碼
上傳時間: 2013-12-30
上傳用戶:gonuiln
資源簡介:verilog HDL語言在FPGA實現中的存儲器的使用詳細說明
上傳時間: 2014-10-14
上傳用戶:litianchu
資源簡介:實現異步傳輸功能,有客戶和服務器2個代碼 有需要的可以參考
上傳時間: 2015-11-03
上傳用戶:klin3139
資源簡介:一個可以綜合的verilog 寫的FIFO存儲器 內附文檔說明
上傳時間: 2015-11-15
上傳用戶:Avoid98
資源簡介:用verilog hdl硬件描述語言實現多人搶答器功能,有計時,計分,報警等功能。
上傳時間: 2015-11-25
上傳用戶:1427796291
資源簡介:采用verilog HDL硬件語言設計,實現基本的公用電話計費功能,設計完整.
上傳時間: 2014-01-11
上傳用戶:tzl1975
資源簡介:UART控制器,可以實現異步通用串行輸入輸出的控制
上傳時間: 2015-12-23
上傳用戶:jiahao131
資源簡介:fpga-jpeg-verilog在fpga平臺使用verilog語言進行jpeg算法實現
上傳時間: 2013-12-14
上傳用戶:咔樂塢
資源簡介:用C++ Builder實現異步串口通信,保證兩PC機間成功通訊
上傳時間: 2016-01-07
上傳用戶:waitingfy
資源簡介:軟件利用單片機內部的定時器及IO端口實現異步串口,可以在單片機中實現多個串口功能
上傳時間: 2016-03-15
上傳用戶:清風冷雨
資源簡介:用最少的CPLD資源,用verilog在QuartusII7.1上實現的1280分頻.
上傳時間: 2016-03-18
上傳用戶:253189838