操作系統課設頁面置換源碼，OPT,FIFO,LRU,LFU,算法實現
上傳時間： 2017-01-11
上傳用戶：675656854
設計虛擬存儲區和內存工作區,編程序演示下述算法的具體實現過程,并計算訪問命中率： 要求設計主界面以靈活選擇某算法，以下算法任選兩種實現： 1) 先進先出算法（FIFO） 2) 最近最久未使用算法（LRU） 3) 最佳置換算法（OPT）
標簽： 操作系統
上傳時間： 2019-06-24
上傳用戶：aoye
利用FIFO先進先出算法實現分頁請求，先進先出
上傳時間： 2019-12-01
上傳用戶：yytyj
基于LabVIEW2012FPGA模式的數據采集和存儲系統摘 要：為了提高數據采集系統精度，減少開發成本，提高開發效率，基于LabVIEW虛擬儀器開發工具研究并設計了一 種數據采集系統。該系統采用FPGA編程模式和網絡流技術實現大批量數據實時傳輸，并對數據進行分析處理和存儲。系 統硬件采用美國NI實時控制器CRIO?9025，實現16路數據可靠采集與存儲。實驗仿真及實際運行結果表明該數據采集系 統能夠精確地對數據進行實時采集以及分析處理，達到了項目要求。 關鍵詞：FPGA；FIFO；網絡流；數據采集系統；SQL數據庫 中圖分類號：TN98?34 文獻標識碼：A 文章編號：1004?373X（2014）14?0142?04 Data acquisition and storage system based on LabVIEW 2012FPGA pattern WANG Shu?dong1,2 ，WEI Kong?zhen1 ，LI Xiao?pei1 （1. College of Electrical and Information Engineering，Lanzhou University of Technology，Lanzhou 730050，China； 2. Gansu Key Laboratory for Advanced Industrial Process Control，Lanzhou 730050，China）
上傳時間： 2022-02-18
上傳用戶：
網絡安全技術-QoS技術白皮書摘 要：本文對Internet的三種服務模型（Best-Effort、IntServ和DiffServ），以及服務模型的 發展歷程進行了簡單介紹，較為詳細地介紹了H3C系列數據通信產品所支持的QoS技 術，內容包括：流量分類和標記、擁塞管理、擁塞避免、流量監管與流量整形、鏈路 效率機制以及MPLS網絡相關QoS技術，并且簡要描述了在實際應用中的QoS解決方 案。網絡運營商及行業用戶等通過對這些QoS技術的靈活運用，可以在Internet或任何 基于IP的網絡上為客戶提供有保證的區分服務。1 概述 1.1 產生背景 在傳統的IP網絡中，所有的報文都被無區別的等同對待，每個轉發設備對所有的報 文均采用先入先出（FIFO）的策略進行處理，它盡最大的努力（Best-Effort）將報 文送到目的地，但對報文傳送的可靠性、傳送延遲等性能不提供任何保證。 網絡發展日新月異，隨著IP網絡上新應用的不斷出現，對IP網絡的服務質量也提出 了新的要求，例如VoIP等實時業務就對報文的傳輸延遲提出了較高要求，如果報 文傳送延時太長，用戶將不能接受（相對而言，E-Mail和FTP業務對時間延遲并不 敏感）。為了支持具有不同服務需求的語音、視頻以及數據等業務，要求網絡能夠 區分出不同的通信，進而為之提供相應的服務。傳統IP網絡的盡力服務不可能識別 和區分出網絡中的各種通信類別，而具備通信類別的區分能力正是為不同的通信提 供不同服務的前提，所以說傳統網絡的盡力服務模式已不能滿足應用的需要。 QoS技術的出現便致力于解決這個問題。 1.2 技術優點 QoS旨在針對各種應用的不同需求，為其提供不同的服務質量。如： z 可以限制骨干網上 FTP 使用的帶寬，也可以給數據庫訪問以較高優先級。 z 對于 ISP，其用戶可能傳送語音、視頻或其他實時業務，QoS 使 ISP 能區分 這些不同的報文，并提供不同服務。 z 可以為時間敏感的多媒體業務提供帶寬和低時延保證
上傳時間： 2022-02-26
上傳用戶：kingwide
本系統以STM32F103RBT單片機為主控，控制OV7670攝像頭（帶FIFO）進行圖像采集，通過模式識別、匹配，最后獲得車牌的識別結果。為盡大可能的提高處理速度，STM32單片機進行了16倍頻。識別主要過程包括圖像采集、二值化分析、識別車牌區域、字符分割、字符匹配五過程。實物圖：原理圖：程序：部分文件截圖：
上傳時間： 2022-03-19
上傳用戶：
數字示波器功能強大,使用方便,但是價格相對昂貴。本文以Ti的MSP430F5529為主控器,以Altera公司的EP2C5T144C8 FPGA器件為邏輯控制部件設計數字示波器。模擬信號經程控放大、整形電路后形成方波信號送至FPGA測頻,根據頻率值選擇采用片上及片外高速AD分段采樣。FPGA控制片外AD采樣并將數據輸入到FIFO模塊中緩存,由單片機進行頻譜分析。測試表明:簡易示波器可以實現自動選檔、多采樣率采樣、高精度測頻及頻譜分析等功能。Digital oscilloscope is powerful and easy to use, but also expensive. The research group designed a low-cost digital oscilloscope, the chip of MSP430F5529 of TI is chosen as the main controller and the device of EP2C5T144C8 of Altera company is used as the logic control unit. Analog signal enter the programmable amplifier circuit, shaping circuit and other pre-processing circuit. The shaped rectangular wave signal is sent to FPGA for measure the frequency. According to the frequency value to select AD on-chip or off-chip high-speed AD for sampling. FPGA controls the off-chip AD sampling and buffers AD data by FIFO module. The single chip microcomputer receives the data, and do FFT for spectrum analysis. The test shows that the simple oscilloscope can realize automatic gain selection, sampling at different sampling rates, high precision frequency measurement and spectrum analysis.
上傳時間： 2022-03-27
上傳用戶：
本文以“某港口航道水深適時監測技術研究”項目為背景,針對港口水深測量系統中發射的水聲信號,采用基于GPS時間同步技術、以MCU+FPGA為核心控制單元的設計方案,設計了一套適用于工程實際的水聲信號數據采集與處理系統。該系統作為港口航道水深適時監測技術的重要部分,具有極為重要的意義。水聲信號數據采集控制的核心是FPGA,時序電路的設計采用VHDL語言實現。主要任務是控制ADC與FIFO的工作時序相互配合,實現水聲信號的高速采集與存儲。該數據采集系統位于港口航道的一側,水聲信號的發射端位于港口航道另一側,在同步技術方面,系統使用GPS技術來實現。發射換能器和數據采集與處理系統的處理器同時讀取GPS的時間信息,到達預設時刻時,水聲信號發射端和數據采集系統同時啟動,實現對水聲信號的異地同步采集。水聲信號數據的算法處理是由單片機實現的。數據采集完成之后,單片機讀取FIFO中的數據,并對其作信號的短時能量分析,判斷出水聲信號的起始點,然后將水聲信號的有效數據和水聲信號起始點的位置通過VHF發送到上位機。實驗測試證明,本文設計的數據采集與處理系統在采樣率為4MHz時工作穩定可靠,功耗低,測量精度高,具有較強的實用性,在水聲信號的采集與處理方面有著廣闊的應用前景。
標簽： 數據采集
上傳時間： 2022-06-04
上傳用戶：
DDR3_FIFO代碼及設計文檔將DDR3封裝成FIFO，使用MIG ip core進行DDR3的讀寫操作，外部看是一個FIFO接口，內部使用ip core，有詳細的設計文檔和代碼能有查看。本代碼在VIVADO平臺上仿真并進行測試。
上傳時間： 2022-06-09
上傳用戶：
本書系統講解通信網絡領域Xilinx FPGA內部的IP硬核。以流行的Xilinx Virtex-6型號芯片舉例，涵蓋Xilinx FPGA在通信領域主流的IP核，闡述Xilinx FPGA時鐘資源和DCM、PLL和MMCM時鐘管理器的特性和使用方法；介紹基于Block RAM資源生成ROM、RAM、FIFO和CAM核的使用過程。闡述TEMAC核背景知識、內部結構、接口時序和配置參數，給出生成實例；介紹LVDS技術規范、源同步實現方案和去偏移技術，講解Xilinx FPGA中IODELAYE1、ISERDES1和OSERDES核使用方法；闡述Xilinx FPGA DDR3控制器IP核的結構組成、模塊劃分、接口信號和物理約束等。
上傳時間： 2022-06-11
上傳用戶：
