亚洲一区二区久久,一个色综合导航,亚洲自拍偷拍网站

FM解調(diào)(diào)器

基于增量式光電編碼器位移傳感器研究

為了實(shí)現(xiàn)對位移測量的需求，提出了一種基于增量式光電編碼器的位移傳感器的設(shè)計(jì)方案，并完成系統(tǒng)的軟硬件設(shè)計(jì)。傳感器硬件部分主要包括增量式光電編碼器、信號的傳輸處理和測量結(jié)果的顯示。軟件部分采用匯編語言設(shè)計(jì)，實(shí)時(shí)解算測量結(jié)果并驅(qū)動顯示屏顯示。實(shí)際應(yīng)用表明，該系統(tǒng)具有操作簡便、測試準(zhǔn)確的特點(diǎn)，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： 增量式光電編碼器位移傳感器

上傳時(shí)間： 2014-12-29

上傳用戶：13686209316
linux_vi命令詳解-屏幕文本編輯器

本章將詳細(xì)介紹linux vi命令。文本編輯器是所有計(jì)算機(jī)系統(tǒng)中最常使用的一種工具。用戶在使用計(jì)算機(jī)的時(shí)候，往往需要建立自己的文件，無論是一般的文本文件、數(shù)據(jù)文件，還是編寫的源程序文件，這些工作都離不開linux vi命令。

標(biāo)簽： linux_vi 命令屏幕文本編輯器

上傳時(shí)間： 2013-11-05

上傳用戶：my_cc
Verilog_HDL的基本語法詳解（夏宇聞版）

Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級別的抽象。這些抽象的級別和它們對應(yīng)的模型類型共有以下五種：　　系統(tǒng)級（system）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。　　算法級（algorithm）：用高級語言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。　　RTL級（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動和如何處理這些數(shù)據(jù)的模型。　　門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。　　開關(guān)級（switch-level）：描述器件中三極管和儲存節(jié)點(diǎn)以及它們之間連接的模型。　　一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵信號源。利用Verilog HDL語言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來描述極其復(fù)雜的大型設(shè)計(jì)，并對所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。　　Verilog HDL行為描述語言作為一種結(jié)構(gòu)化和過程性的語言，其語法結(jié)構(gòu)非常適合于算法級和RTL級的模型設(shè)計(jì)。這種行為描述語言具有以下功能：　　· 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。　　· 用延遲表達(dá)式或事件表達(dá)式來明確地控制過程的啟動時(shí)間。　　· 通過命名的事件來觸發(fā)其它過程里的激活行為或停止行為。　　· 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。　　· 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。　　· 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。　　· 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。　　· Verilog HDL語言作為一種結(jié)構(gòu)化的語言也非常適合于門級和開關(guān)級的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能：　　- 提供了完整的一套組合型原語（primitive）; 　　- 提供了雙向通路和電阻器件的原語; 　　- 可建立MOS器件的電荷分享和電荷衰減動態(tài)模型。　　Verilog HDL的構(gòu)造性語句可以精確地建立信號的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強(qiáng)度，可以通過設(shè)定寬范圍的模糊值來降低不確定條件的影響。　　Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風(fēng)格。其中有許多語句如：if語句、case語句等和C語言中的對應(yīng)語句十分相似。如果讀者已經(jīng)掌握C語言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。

標(biāo)簽： Verilog_HDL

上傳時(shí)間： 2014-12-04

上傳用戶：cppersonal
基于FPGA和CMX589A的GMSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)

GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點(diǎn)，提出亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設(shè)計(jì)方案，并給出了方案的具體實(shí)現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實(shí)現(xiàn)的高斯濾波器、 FPGA實(shí)現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對系統(tǒng)功能和性能測試結(jié)果表明，指標(biāo)符合設(shè)計(jì)要求，工作穩(wěn)定可靠。關(guān)鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引言由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動通信環(huán)境下對鄰道干擾的嚴(yán)格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標(biāo)準(zhǔn)調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實(shí)現(xiàn)方法，一種是利用GMSK ASIC專用芯片來完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實(shí)現(xiàn)GMSK調(diào)制。這種實(shí)現(xiàn)方法的特點(diǎn)是實(shí)現(xiàn)簡單、基帶信號速率可控，但調(diào)制載波頻率固定，沒有可擴(kuò)展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺上實(shí)現(xiàn)。其中又包括兩種實(shí)現(xiàn) 手段，一種是采用直接分解將單個(gè)脈沖的高斯濾波器響應(yīng)積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過累加相位信息來實(shí)現(xiàn)；另一種采用頻率軌跡合成，通過采樣把高斯濾波器矩形脈沖響應(yīng)基本軌跡存入ROM作為查找表，然后通過FM調(diào)制實(shí)現(xiàn)。這種利用軟件無線電思想實(shí)現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點(diǎn)，但由于軟件設(shè)計(jì)中涉及到高斯低通濾波、相位積分和三角函數(shù)運(yùn)算，所以調(diào)制器參數(shù)更改困難、實(shí)現(xiàn)復(fù)雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設(shè)計(jì)方案。與傳統(tǒng)實(shí)現(xiàn)方法比較具有實(shí)現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點(diǎn)，適合于CDPD、無中心站等多種通信系統(tǒng)，具有重要現(xiàn)實(shí)意義。

標(biāo)簽： FPGA 589A GMSK CMX

上傳時(shí)間： 2015-01-02

上傳用戶：zhang_yi
在 Windows 的資源管理器窗口中

在 Windows 的資源管理器窗口中，我們見過 WinZIP,WinRAR 等軟件能在文件或文件夾的默認(rèn)快捷菜單中添加幾個(gè)菜單項(xiàng)，它可以使用戶無須進(jìn)入軟件內(nèi)部而直接在視窗中進(jìn)行壓縮/解壓操作，十分方便用戶操作，這無疑是一個(gè)較好的應(yīng)用模型，它就是我們所說的Shell擴(kuò)展技術(shù)。此源代碼將以一個(gè)普通的源代碼統(tǒng)計(jì)程序?yàn)槔齺碚f明怎樣實(shí)現(xiàn)Shell擴(kuò)展技術(shù)。

標(biāo)簽： Windows 資源管理器窗口

上傳時(shí)間： 2014-11-23

上傳用戶：zhangliming420
一個(gè)交織器的源代碼留言：站長

一個(gè)交織器的源代碼留言：站長，我上載的代碼如果有解壓后不識別的文件類型，請保存為rar即可打開！

標(biāo)簽： 交織器源代碼

上傳時(shí)間： 2015-02-11

上傳用戶：xz85592677
51定時(shí)器完整源程序。有詳細(xì)介紹

51定時(shí)器完整源程序。有詳細(xì)介紹，解壓即用。非常方便，實(shí)用

標(biāo)簽： 51定時(shí)器源程序詳細(xì)介紹

上傳時(shí)間： 2014-01-18

上傳用戶：aig85
acseespasssee破解器

acseespasssee破解器，解壓后即可使用，無密碼。很簡單，看后即明白。

標(biāo)簽： acseespasssee 破解

上傳時(shí)間： 2013-12-18

上傳用戶：gengxiaochao
本程序仿真做出了一個(gè)RS編碼器。運(yùn)行本軟件

本程序仿真做出了一個(gè)RS編碼器。運(yùn)行本軟件，可得到一個(gè)可視化界面，按界面提示隨意輸入信息序列，即可對其進(jìn)行RS編碼。一般的RAR解壓即可

標(biāo)簽： 程序仿真 RS編碼器運(yùn)行

上傳時(shí)間： 2014-01-04

上傳用戶：qiao8960
功能和DELPHI的窗體設(shè)計(jì)器相同的控件

功能和DELPHI的窗體設(shè)計(jì)器相同的控件，可讓你的程序在運(yùn)行時(shí)設(shè)計(jì)窗體。　解壓后有個(gè)FormDesigner.bpl，將它add到component中，編譯的時(shí)候，請將lib路徑加上解壓的目錄。或者將DesignCommon.dcu、FormDesigner.dcu、ObjectInsp.dcu、WsPopupList.dcu、ObjectInsp.dfm、WsPopupList.dfm拷貝到你的工程文件的同一個(gè)文件夾中。不過把FormDesigner.bpl add到component中是需要的。

標(biāo)簽： DELPHI 控件

上傳時(shí)間： 2013-12-27

上傳用戶：小儒尼尼奧

<bdo id="suwwi"></bdo>