用CPLD做了個FPGA的FPP下載時序，驗證過。
標簽： CPLD FPGA FPP
上傳時間： 2013-08-31
上傳用戶：xy@1314
這是一個FPGA的實驗源碼，可以實現對一段音樂的播放。用Verilog語言編寫的，對初學者會有一定的幫助。
標簽： Verilog FPGA 音樂播放 實驗
上傳時間： 2013-09-01
上傳用戶：13215175592
文件中包含有用fpga實現isp接口的源碼，以及和處理器接口，測試時處理器是ARM7。
標簽： fpga isp 接口 源碼
上傳用戶：Aeray
數字信號處理在FPGA上實現的經典教材，本書詳細介紹了數字信號處理的算法，以及其在FPGA上用硬件描述語言實現
標簽： FPGA 數字信號處理 教材
上傳用戶：frank1234
FPGA原理設計與應用，請用dgreader free.exe打開
標簽： FPGA
上傳用戶：gps6888
基于FPGA測控系統研究論文，內容相當不錯，解壓后格式為nh用CAJViewer打開
標簽： FPGA 測控 系統研究 論文
上傳用戶：蔣清華嗯
關于用CPLD和FPGA做插補算法的內容,對于想用FPGA做控制的朋友是個好的借鑒!
標簽： FPGA CPLD 插補算法 控制
上傳時間： 2013-09-02
上傳用戶：taox
這是我用vhdl語言，在fpga內部做了一個雙口ram的程序。我的郵箱：wleechina@163.com
標簽： vhdl 語言
上傳用戶：jhksyghr
一個基于FPGA的串口程序,已經經過驗證,對用FPGA做串口的朋友提供參考和借鑒!
標簽： FPGA 串口程序
上傳用戶：a82531317
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實現的任何數字設計，為了成功地操\r\n作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導致錯誤的行為，并且調試困難、花銷很大。 在設計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統能夠包括上\r\n述四種時鐘類型的任意組合。
標簽： FPGA PLD 時鐘
上傳時間： 2013-09-04
上傳用戶：yelong0614
蟲蟲下載站版權所有 京ICP備2021023401號-1
