為實現(xiàn)設備中存在的低速數(shù)據(jù)光纖通信的同步復接/ 分接,提出一種基于FPGA 的幀同步頭信號提取檢測方案,其中幀頭由7 位巴克碼1110010 組成,在數(shù)據(jù)的接收端首先從復接數(shù)據(jù)中提取時鐘信號,進而檢測幀同步信號,為數(shù)字分接提供起始信號,以實現(xiàn)數(shù)據(jù)的同步分接。實驗表明,此方案成功地在光纖通信系統(tǒng)的接收端檢測到幀同步信號,從而實現(xiàn)了數(shù)據(jù)的正確分接。
標簽： FPGA 光纖通信系統(tǒng) 幀同步 檢測
上傳時間： 2013-10-17
上傳用戶：q123321
為解決目前高速信號處理中的數(shù)據(jù)傳輸速度瓶頸以及傳輸距離的問題，設計并實現(xiàn)了一種基于FPGA 的高速數(shù)據(jù)傳輸系統(tǒng)，本系統(tǒng)借助Altera Cyclone III FPGA 的LVDS I/O 通道產(chǎn)生LVDS 信號，穩(wěn)定地完成了數(shù)據(jù)的高速、遠距離傳輸。系統(tǒng)所需的8B/10B 編解碼、數(shù)據(jù)時鐘恢復(CDR)、串/并行轉(zhuǎn)換電路、誤碼率計算模塊均在FPGA 內(nèi)利用VHDL 語言設計實現(xiàn)，大大降低了系統(tǒng)互聯(lián)的復雜度和成本，提高了系統(tǒng)集成度和穩(wěn)定性。
上傳時間： 2013-10-30
上傳用戶：zhishenglu
為了研制高性能的全數(shù)字永磁同步電機驅(qū)動系統(tǒng)，本文提出了一種基于FPGA的單芯片驅(qū)動控制方案。它采用硬件模塊化的現(xiàn)代EDA設計方法，使用VHDL硬件描述語言，實現(xiàn)了永磁同步電機矢量控制系統(tǒng)的設計。方案包括矢量變換、空間矢量脈寬調(diào)制(SVPWM)、電流環(huán)、速度環(huán)以及串行通訊等五部分。經(jīng)過仿真和實驗表明，系統(tǒng)具有良好的穩(wěn)定性和動態(tài)性能，調(diào)節(jié)轉(zhuǎn)速的范圍可以達到0.5r/min~4200r/min，對干擾誤差信號具有較強的容錯性，能夠滿足高性能的運動控制領(lǐng)域?qū)τ来磐诫姍C驅(qū)動系統(tǒng)的要求。
上傳時間： 2013-10-13
上傳用戶：fdmpy
設計了一種能使FPGA的主狀態(tài)機直接管理Flash的控制器，該控制器具有自己的指令集和中斷管理方式。用戶可以根據(jù)FPGA的系統(tǒng)時鐘對控制器進行操作，無需關(guān)心Flash對指令和數(shù)據(jù)的時序要求。控制器建立了自己的壞塊管理機制，合并了一些Flash的常用關(guān)聯(lián)指令，方便了用戶對FPGA主狀態(tài)機的設計。
上傳時間： 2013-10-08
上傳用戶：shen007yue
數(shù)字三相鎖相環(huán)中含有大量乘法運算和三角函數(shù)運算，占用大量的硬件邏輯資源。為此，提出一種數(shù)字三相鎖相環(huán)的優(yōu)化實現(xiàn)方案，利用乘法模塊復用和CORDIC算法實現(xiàn)三角函數(shù)運算，并用Verilog HDL硬件描述語言對優(yōu)化前后的算法進行了編碼實現(xiàn)。仿真和實驗結(jié)果表明，優(yōu)化后的數(shù)字三相鎖相環(huán)大大節(jié)省了FPGA的資源，并能快速、準確地鎖定相位，具有良好的性能。
上傳時間： 2013-11-15
上傳用戶：yjj631
設計了一個基于FPGA的單精度浮點數(shù)乘法器.設計中采用改進的帶偏移量的冗余Booth3算法和跳躍式Wallace樹型結(jié)構(gòu),并提出對Wallace樹產(chǎn)生的2個偽和采用部分相加的方式,提高了乘法器的運算速度;加入對特殊值的處理模塊,完善了乘法器的功能.本設計在Altera DE2開發(fā)板上進行了驗證.
上傳時間： 2013-10-09
上傳用戶：xjy441694216
基于Quartus Ⅱ開發(fā)軟件，運用verilog 語言，在FPGA 實現(xiàn)VGA 的顯示 。基于這種設計方法，可以在不使用VGA 顯示卡和計算機的情況下，實現(xiàn)VGA 圖像的顯示和控制。系統(tǒng)具有成本低、結(jié)構(gòu)簡單、應用靈活的優(yōu)點，可廣泛應用于超市、車站、飛機場等公共場所的廣告宣傳和提示信息顯示，也可應用于工廠車間生產(chǎn)過程中的操作信息顯示，還能以多媒體形式應用于口常生活。
上傳時間： 2014-04-02
上傳用戶：hbsunhui
文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設計方案。該系統(tǒng)利用低功耗可變增益運放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號處理的核心和人機交互的通道。為了滿足探傷系統(tǒng)實時、高速的要求，我們采用了硬件報警，缺陷回波峰值包絡存儲等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測系統(tǒng)設計奠定基礎
標簽： FPGA 八通道 超聲探傷 系統(tǒng)設計
上傳時間： 2013-10-13
上傳用戶：1421706030
根據(jù)無人機系統(tǒng)的控制特點，提出了一種基于FPGA的無人機控制器設計方案，并完成了該方案的軟硬件設計。該方案將鍵盤掃描、AD采樣、指令編碼與顯示和指令異步串行發(fā)送等功能模塊集成到FPGA內(nèi)部，簡化了控制器硬件結(jié)構(gòu)。實際應用表明，該無人機控制器具有指令群延時低、功能可擴展性強等優(yōu)點，能夠滿足使用要求。
上傳時間： 2013-10-30
上傳用戶：jiahao131
設計采用Altera公司CycloneII系列EP2C5Q208作為核心器件，采用直接數(shù)字頻率合成技術(shù)實現(xiàn)了一個頻率、相位可控的基本信號發(fā)生器。該信號發(fā)生器可以產(chǎn)生正弦波、方波、三角波和鋸齒波四種波形。仿真及硬件驗證的結(jié)果表明，該信號發(fā)生器精度高，抗干擾性好，此設計方案具有一定的實用性。
上傳時間： 2013-12-18
上傳用戶：kz_zank
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
