無人機大氣數(shù)據(jù)的采集和處理在無人機中占有很重要的位置和作用，它是保障飛機安全飛行以及保證地面控制和操縱人員正確引導(dǎo)飛機、順利完成飛行任務(wù)的關(guān)鍵所在。在目前廣泛應(yīng)用的無人機大氣數(shù)據(jù)測量系統(tǒng)中，多數(shù)采用單片機作為大氣數(shù)據(jù)處理計算機，但是單片機在高速數(shù)據(jù)采集和處理方面卻存在著抗干擾性差、速度慢等缺點，使測量系統(tǒng)的穩(wěn)定性和實時性受到了很大的影響。 本文采用FPGA(Field Programmable Gate Array，現(xiàn)場可編程門陣列)芯片作為大氣數(shù)據(jù)處理器，以大氣數(shù)據(jù)中的氣壓高度為例，介紹了一種基于FPGA技術(shù)的無人機氣壓高度測量系統(tǒng)。由于該測量系統(tǒng)中的FPGA數(shù)據(jù)處理器具有可靠性高、速度快、邏輯功能強等特點，有效地解決了單片機在高速無人機大氣數(shù)據(jù)測量系統(tǒng)中處理速度較慢、實時性較差的問題。 論文首先介紹了FPGA的基本結(jié)構(gòu)、工作原理、開發(fā)設(shè)計流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數(shù)字式大氣數(shù)據(jù)測量系統(tǒng)的基本組成和工作原理，并且詳細(xì)闡述了氣壓高度測量的原理和方法；然后提出了基于FPGA的無人機氣壓高度測量系統(tǒng)的整體設(shè)計，并對該測量系統(tǒng)各組成部分的硬件電路進(jìn)行詳細(xì)的分析和設(shè)計；隨后論文又介紹了氣壓高度測量系統(tǒng)中FPGA的相關(guān)軟件設(shè)計，并就FPGA內(nèi)部所設(shè)計的各功能模塊的作用、模塊內(nèi)部結(jié)構(gòu)和工作流程進(jìn)行詳細(xì)的論述；最后使用Modelsim和QuartusII仿真軟件對程序進(jìn)行功能和時序的仿真，以驗證FPGA內(nèi)部各功能模塊和FPGA總體設(shè)計的正確性，并在所有仿真通過后將程序產(chǎn)生的配置文件下載到FPGA芯片中，在制作和安裝測量系統(tǒng)的電路板后對整個測量系統(tǒng)進(jìn)行實際的測試，將測試結(jié)果與理論值比較并分析測量系統(tǒng)的誤差來源。 根據(jù)系統(tǒng)測試的結(jié)果，本文驗證了以FPGA芯片為核心的無人機氣壓高度測量系統(tǒng)的可行性，并對該測量系統(tǒng)提出了今后的進(jìn)一步改進(jìn)和完善的思路。
標(biāo)簽： FPGA 無人機 氣壓 測量系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：cx111111
隨著各種非線性電力電子設(shè)備的大量應(yīng)用，電網(wǎng)中的諧波污染日益嚴(yán)重。為了保證電力系統(tǒng)的安全經(jīng)濟運行，保證電氣設(shè)備和用電人員的安全，治理電磁環(huán)境污染、維護(hù)綠色環(huán)境，研究實時、準(zhǔn)確的電力諧波分析系統(tǒng)，對電網(wǎng)中的諧波進(jìn)行實時檢測、分析和監(jiān)控，都具有重要的理論和工程實際意義。 目前實際應(yīng)用的電力諧波分析系統(tǒng)大多是以單片機為核心組成。單片機運行速度慢，實時性較差，不能滿足實際應(yīng)用中對系統(tǒng)實時性越來越高的要求。另外，單片機的地址線和數(shù)據(jù)線位數(shù)較少，這使得由單片機構(gòu)成的電力諧波分析系統(tǒng)外圍電路龐大，系統(tǒng)的可靠性和可維護(hù)性上都大打折扣。 本文首先研究了電力諧波的產(chǎn)生，危害及國內(nèi)外研究現(xiàn)狀，對電力諧波檢測中常用的各種算法進(jìn)行分析和比較；然后介紹了FPGA芯片的特性和SOPC系統(tǒng)的特點，并分析比較了傳統(tǒng)測量諧波裝置和基于FPGA的新型諧波測量儀器的特性。綜述了可編程元器件的發(fā)展過程、主要工藝發(fā)展及目前的應(yīng)用情況。 然后，對整個諧波處理器系統(tǒng)的框架及結(jié)構(gòu)進(jìn)行描述，包括系統(tǒng)的功能結(jié)構(gòu)分配，外圍硬件電路的結(jié)構(gòu)及軟件設(shè)計流程。其后，針對系統(tǒng)外圍硬件電路、FFTIP核設(shè)計和SOPC系統(tǒng)的組建，進(jìn)行詳細(xì)的分析與設(shè)計。系統(tǒng)采用NiosⅡ處理器核和FFT運算協(xié)處理器相結(jié)合的結(jié)構(gòu)。FFT運算用專門的FFT運算協(xié)處理器核完成，使得系統(tǒng)克服的單片機系統(tǒng)實時性差和速度慢的缺點。FFTIP核采用現(xiàn)在ASIC領(lǐng)域的一種主流硬件描述語言VHDL進(jìn)行編寫，采用順序的處理結(jié)構(gòu)和IEEE浮點標(biāo)準(zhǔn)運算，具有系統(tǒng)簡單、占用硬件資源少和高運算精度的優(yōu)點。諧波分析儀系統(tǒng)組建采用SOPC系統(tǒng)。SOPC系統(tǒng)具有可對硬件剪裁和添加的特點，使得系統(tǒng)的更簡單，應(yīng)用面更廣，專用性更強的優(yōu)點。最后，給出了對系統(tǒng)中各模塊進(jìn)行仿真及系統(tǒng)生成的結(jié)果。
上傳時間： 2013-04-24
上傳用戶：cy_ewhat
本文對基于FPGA的液晶顯示控制系統(tǒng)的設(shè)計與實現(xiàn)進(jìn)行了研究。設(shè)計中從LCD技術(shù)參數(shù)著手，通過對顯示驅(qū)動系統(tǒng)結(jié)構(gòu)與工作原理的研究，設(shè)計出顯示控制系統(tǒng)的框圖及各功能模塊的VHDL程序，通過單片機系統(tǒng)配置FPGA芯片，控制LCD顯示相應(yīng)的漢字和圖形。LCD顯示控制系統(tǒng)由顯示控制電路、顯示驅(qū)動電路和相關(guān)外圍輔助電路組成。顯示控制電路從電路中各個功能模塊所需要的控制時序信號出發(fā)，通過對其工作過程的研究，設(shè)計出控制器、RAM控制器等各功能模塊。顯示驅(qū)動電路從LCD工作所需要的掃描時序信號出發(fā)，設(shè)計出時序發(fā)生電路等各功能模塊。所有的VHDL程序通過了MAX+PLUS—II軟件實現(xiàn)編譯及仿真后，在實際的硬件中調(diào)試通過。
標(biāo)簽： FPGA 液晶顯示 控制系統(tǒng)
上傳時間： 2013-05-24
上傳用戶：portantal
隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場可編程門陣列(Field Programmable Gate Array，簡稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計水平也達(dá)到了一個新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計為現(xiàn)代電子產(chǎn)品設(shè)計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計。通過IP核技術(shù)和靈活的軟硬件編程，實現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對指紋處理算法進(jìn)行了改進(jìn)，研究了指紋識別算法到Nios Ⅱ系統(tǒng)的移植。 本文首先闡述了指紋識別模塊的SOPC設(shè)計方案，然后是對模塊的詳細(xì)設(shè)計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設(shè)計，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計和 FPGA 外圍電路設(shè)計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設(shè)計，給出了設(shè)計方法和電路連接圖。 在軟件方面，包括下面兩個內(nèi)容： 完成 FPGA 外圍器件程序設(shè)計，實現(xiàn)對外圍器件的操作。 深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進(jìn)行了分析，提出了指紋圖像增強改進(jìn)算法和匹配改進(jìn)算法，通過試驗，改進(jìn)后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進(jìn)后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實現(xiàn)。
上傳時間： 2013-06-12
上傳用戶：yx007699
軟件無線電技術(shù)自20世紀(jì)90年代提出以后，在許多通信系統(tǒng)中得到了廣泛應(yīng)用。本文研究了一種軟件無線電數(shù)字通信系統(tǒng)方案的設(shè)計，并著重研究了其中中頻處理單元的設(shè)計和實現(xiàn)。針對實際應(yīng)用，本文提出了一個基于FPGA和DSP的軟件無線電中頻/基帶數(shù)字化處理系統(tǒng)的設(shè)計方案。該系統(tǒng)的特點是所有的中頻信號處理算法全部由軟件實現(xiàn)，它主要包括高速A/D、超大規(guī)模FPGA芯片、高速DSP芯片和外部存儲器等，其中超大規(guī)模FPGA芯片和高速的DSP芯片是系統(tǒng)的核心。DSP芯片采用的是TI公司的C6416，F(xiàn)PGA芯片采用的是Xilinx公司的XC2V2000FG676，既兼顧速度和靈活性，又具有較強的通用性。 本文根據(jù)“基于FPGA的中頻數(shù)字化處理平臺的建立及若干關(guān)鍵算法的實現(xiàn)”研究課題，主要完成了軟件無線電通信系統(tǒng)中頻數(shù)字化若干關(guān)鍵算法實現(xiàn)的任務(wù)，具體包括通用數(shù)字中頻板的設(shè)計、中頻板上FPGA和DSP、D/A的接口設(shè)計、各種數(shù)字通信關(guān)鍵技術(shù)（數(shù)字上/下變頻、調(diào)制解調(diào)、信道編譯碼、交織解交織等）的FPGA實現(xiàn)。本文研究的系統(tǒng)分別在Matlab、ISE、Modelsim、Visual DSP++、ChipScope Pro等軟件中進(jìn)行了仿真和驗證，并已交付使用。結(jié)果表明，本文提出的方案正確可行，達(dá)到了預(yù)定要求。本文的工作對其它軟件無線電系統(tǒng)的實現(xiàn)也具有較大的參考價值。
標(biāo)簽： FPGA 中頻數(shù)字化 關(guān)鍵算法
上傳時間： 2013-04-24
上傳用戶：thinode
全球定位系統(tǒng)(GPS)可以向全球用戶提供位置、速度和時間信息，在航空、航天、海上及陸地等諸多領(lǐng)域得到了廣泛的應(yīng)用，成為一種主要的導(dǎo)航手段。隨著空間定位技術(shù)的不斷發(fā)展，空間定位系統(tǒng)必將出現(xiàn)多元化。本文結(jié)合計算機技術(shù)，以GPS定位系統(tǒng)為例，研究了衛(wèi)星定位技術(shù)中的GPS星座模擬器。 本文綜述了衛(wèi)星導(dǎo)航系統(tǒng)的歷史，現(xiàn)狀及發(fā)展的方向,介紹GPS模擬器的研究發(fā)展?fàn)顩r。詳細(xì)研究了GPS衛(wèi)星信號傳輸理論和GPS衛(wèi)星定位原理。在此基礎(chǔ)上，提出GPS模擬器的理論模型和實現(xiàn)方法,研究了GPS星座模擬器的設(shè)計思路、組成模塊，分析各個模塊的設(shè)計原理。在理論研究和分析的基礎(chǔ)上，提出模擬器的FPGA的設(shè)計與實現(xiàn),以FPGA為平臺，用verilog硬件語言實現(xiàn)了衛(wèi)星信號的模擬，詳細(xì)研究了基帶模塊的實現(xiàn)方法,包括C/A碼產(chǎn)生模塊，導(dǎo)航電文合成模塊，碼轉(zhuǎn)換模塊。最后通過射頻模塊發(fā)出，完成衛(wèi)星信號的模擬。在信號測試部分，用示波器，頻譜儀，MATLAB程序?qū)δM信號進(jìn)行了驗證實驗。驗證結(jié)果表明，設(shè)計滿足要求，達(dá)到預(yù)想目標(biāo)。
上傳時間： 2013-05-30
上傳用戶：hoperingcong
本文進(jìn)行了基于FPGA的GPS直序偽碼擴頻接收機的設(shè)計和數(shù)字化硬件實現(xiàn)。論文首先對GPS衛(wèi)星導(dǎo)航定位系統(tǒng)進(jìn)行了分析，并對與數(shù)字化接收機直接相關(guān)聯(lián)的GPS信號中頻部分結(jié)合實際系統(tǒng)要求進(jìn)行了設(shè)計和分析，由此確定了數(shù)字化偽碼捕獲跟蹤接收機研制的具體要求，之后完成了接收機中頻數(shù)字化方案設(shè)計。同時對偽碼捕獲跟蹤后端的載波捕獲跟蹤的實現(xiàn)方案進(jìn)行了描述和分析。最后利用EDA工具在FPGA芯片上實現(xiàn)了GPS數(shù)字化接收機的偽碼捕獲跟蹤。 受工作環(huán)境的制約，GPS衛(wèi)星接收機系統(tǒng)首先表現(xiàn)為功率受限系統(tǒng)，接收機必須滿足在低信噪比條件下工作。同時接收機與衛(wèi)星間高動態(tài)產(chǎn)生的多普勒頻率，給接收機實現(xiàn)快速捕獲帶來了難度。通過仿真分析，綜合了實現(xiàn)難度和性能兩方面因素，針對小信噪比工作條件提出了改進(jìn)型的序貫偽碼捕獲實施方案。同時按照捕獲概率和時間的要求，對接收機偏壓、上、下門限、NCO增益等進(jìn)行了設(shè)計和仿真分析，確定了捕獲的數(shù)字化實現(xiàn)方案，偽碼跟蹤采用超前滯后環(huán)方案。捕獲完成后可使本地偽碼與接收偽碼的相對誤差保持在±1/4碼元范圍內(nèi)，而跟蹤環(huán)路的跟蹤范圍為±4/3碼元，保證了捕獲到跟蹤的可靠銜接，同時采用可變環(huán)路帶寬措施解決了跟蹤速度和精度的矛盾。 在數(shù)字化實現(xiàn)設(shè)計中，給出了詳細(xì)的數(shù)字化實現(xiàn)方案和分析，這樣在保證工作精度的同時盡量減少硬件資源的開銷，利用EDA工具，采用Veilog設(shè)計語言在Xilinx的VirtexII系列的XC2V500fg256的FPGA上完成數(shù)字化接收機偽碼捕獲跟蹤的實現(xiàn)，并在其開發(fā)平臺上對數(shù)字化接收機進(jìn)行了仿真驗證，在給定的工作條件下達(dá)到了設(shè)計性能和指標(biāo)要求。
標(biāo)簽： FPGA GPS 中頻 數(shù)字接收機
上傳時間： 2013-04-24
上傳用戶：15510133306
一般由信源發(fā)出的數(shù)字基帶信號含有豐富的低頻分量，甚至直流分量，這些信號往往不宜直接用于傳輸，易產(chǎn)生碼間干擾進(jìn)而直接影響傳輸?shù)目煽啃裕蚨獙ζ溥M(jìn)行編碼以便傳輸。傳統(tǒng)的井下信號在傳輸過程中普遍采用曼徹斯特碼的編解碼方式，而該方式的地面解碼電路復(fù)雜。FPGA(現(xiàn)場可編程門陣列)作為一種新興的可編程邏輯器件，具有較高的集成度，能將編解碼電路集成在一片芯片上，而HDB3碼(三階高密度雙極性碼)具有解碼規(guī)則簡單，無直流，低頻成份少，可打破長連0和提取同步方便等優(yōu)點。基于上述情況，本文提出了基于FPGA的}tDB3編譯碼設(shè)計方案。 該研究的總體設(shè)計方案包括用MATLAB進(jìn)行HDB3編譯碼算法的驗證，基于FPGA的HDB3碼編譯碼設(shè)計與仿真，結(jié)果分析與比較三大部分。為了保證該設(shè)計的可靠性，首先是進(jìn)行編譯碼的算法驗證；其次通過在FPGA的集成設(shè)計環(huán)境QuartusⅡ軟件中完成HDB3碼的編譯、綜合、仿真等步驟，通過下載電纜下載到特定的FPGA芯片上，用邏輯分析儀進(jìn)行時序仿真；最后將算法驗證結(jié)果與仿真結(jié)果作一對比，分析該研究的可行性與可靠性。 研究表明，基于FPGA的HDB3編譯碼設(shè)計具有體積小，譯碼簡單，編程靈活，集成度高，可靠等優(yōu)點。
上傳時間： 2013-04-24
上傳用戶：siguazgb
JPEG是聯(lián)合圖像專家組(Joint Picture Expert Group)的英文縮寫，是國際標(biāo)準(zhǔn)化組織(ISO)和CCITT聯(lián)合制定的靜態(tài)圖像壓縮編碼標(biāo)準(zhǔn)。JPEG的基于DCT變換有損壓縮具有高壓縮比特點，被廣泛應(yīng)用在數(shù)據(jù)量極大的多媒體以及帶寬資源寶貴的網(wǎng)絡(luò)程序中。 動態(tài)圖像的JPEG編解碼處理要求圖像恢復(fù)質(zhì)量高、實時性強，本課題就是針對這兩個方面的要求展開的研究。該系統(tǒng)由圖像編碼服務(wù)器端和圖像解碼客戶端組成。其中，服務(wù)器端實時采集攝像頭傳送的動態(tài)圖像，進(jìn)行JPEG編碼，通過網(wǎng)絡(luò)傳送碼流到客戶端；客戶端接收碼流，經(jīng)過JPEG解碼，恢復(fù)出原始圖像送VGA顯示。設(shè)計結(jié)果完全達(dá)到了實時性的要求。 本文從系統(tǒng)實現(xiàn)的角度出發(fā)，首先分析了系統(tǒng)開發(fā)平臺，介紹FPGA的結(jié)構(gòu)特點以及它的設(shè)計流程和指導(dǎo)原則；然后從JPEG圖像壓縮技術(shù)發(fā)展的歷程出發(fā)，分析JPEG標(biāo)準(zhǔn)實現(xiàn)高壓縮比高質(zhì)量圖像處理的原理；針對FPGA在算法實現(xiàn)上的特點，以及JPEG算法處理的原理，按照編碼和解碼順序，研究設(shè)計了基于改進(jìn)的DA算法的FDCT和IDCT變換，以及按發(fā)生頻率進(jìn)行優(yōu)化的霍夫曼查找表結(jié)構(gòu)，并且從系統(tǒng)整體上對JPEG編解碼進(jìn)行簡化，以提高系統(tǒng)的處理性能。最后，通過分析Nios嵌入式微處理器可定制特性，根據(jù)SOPC Builder中Avalon總線的要求，把圖像采集，JPEG圖像壓縮和網(wǎng)絡(luò)傳輸轉(zhuǎn)變成用戶自定義模塊，在SOPC Builder下把用戶自定義模塊添加到系統(tǒng)中，由Nios嵌入式軟核的控制下運行，在FPGA芯片上實現(xiàn)整個JPEG實時圖像編解碼系統(tǒng)(soc)。 在FPGA上實現(xiàn)硬件模塊化的JPEG算法，具有造價低功耗低，性能穩(wěn)定，圖像恢復(fù)后質(zhì)量高等優(yōu)點，適用于精度要求高且需要對圖像進(jìn)行逐幀處理的遠(yuǎn)程微小目標(biāo)識別和跟蹤系統(tǒng)中以及廣電系統(tǒng)中前期的非線性編輯工作以及數(shù)字電影的動畫特技制作，對降低成本和提高圖像處理速度兩方面都有非常重大的現(xiàn)實意義。通過在FPGA上實現(xiàn)JPEG編解碼，進(jìn)一步探索FPGA在數(shù)字圖像處理上的優(yōu)勢所在，深入了解進(jìn)行此類硬件模塊設(shè)計的技術(shù)特點，是本課題的重要學(xué)術(shù)意義所在。
上傳時間： 2013-04-24
上傳用戶：shangdafreya
隨著信息技術(shù)的發(fā)展，數(shù)字信號的采集與處理在科學(xué)研究、工業(yè)生產(chǎn)、航空航天、醫(yī)療衛(wèi)生等部門得到越來越廣泛的應(yīng)用，這些應(yīng)用中對數(shù)字信號的傳輸速度提出了比較高的要求。傳統(tǒng)的基于ISA總線的信號傳輸效率低，嚴(yán)重制約著系統(tǒng)性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。但是，由于PCI總線硬件接口復(fù)雜、不易于接入、協(xié)議規(guī)范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現(xiàn)方案，支持PCI突發(fā)訪問方式，突發(fā)長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統(tǒng)速度可以達(dá)到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉(zhuǎn)換模塊、數(shù)據(jù)緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設(shè)計方案和硬件電路實現(xiàn)方法，著重分析了PCI接口模塊的數(shù)據(jù)傳輸方式，采用模塊化的方法設(shè)計了內(nèi)部控制邏輯，并進(jìn)行了相關(guān)的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現(xiàn)其功能，因此設(shè)備驅(qū)動程序的設(shè)計是一個重要部分，論文研究了Windows XP體系結(jié)構(gòu)下的WDM驅(qū)動模式的組成、開發(fā)設(shè)備驅(qū)動程序的工具以及開發(fā)系統(tǒng)實際硬件的設(shè)備驅(qū)動程序時的一些關(guān)鍵技術(shù)。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關(guān)鍵技術(shù)，對PCI數(shù)據(jù)采集卡進(jìn)行了整體方案的設(shè)計。該系統(tǒng)采用Altera公司的cyclone Ⅱ系列FPGA實現(xiàn)。
上傳時間： 2013-05-22
上傳用戶：彭玖華
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<bdo id="c26eq"></bdo>