欧美日韩一卡二卡三卡,色欧美片视频在线观看,夜夜爽99久久国产综合精品女不卡

FPGA 信號(hào)發(fā)生器

透過USB設定FPGA

本文探討如何透過USB來設定各種采用FPGA的系統與實現現場升級的彈性。這種方法還可用來取代熱門的JTAG組態介面，讓用戶不再需要用到機板上分立的JTAG連結器，就能降低成本并減少占用電路板的空間。

標簽： FPGA USB 設定

上傳時間： 2014-06-11

上傳用戶：liu999666
Arria V系列 FPGA芯片白皮書（英文）

　　Arria V系列 FPGA芯片基本描述　　（1）28nm FPGA，在成本、功耗和性能上達到均衡；　　（2）包括低功耗6G和10G串行收發器；　　（3）總功耗比6G Arria II FPGA低40%；　　（4）豐富的硬核IP模塊，提高了集成度　　（5）目前市場上支持10.3125Gbps收發器技術、功耗最低的中端FPGA。

標簽： Arria FPGA V系列芯片

上傳時間： 2013-10-26

上傳用戶：wsq921779565
基于FPGA的多功能多路舵機控制器的實現

伺服舵機作為基本的輸出執行機構廣泛應用于遙控航模以及人形機器人的控制中。舵機是一種位置伺服的驅動器，其控制信號是PWM信號.，利用占空比的變化改變舵機的位置，也可使用FPGA、模擬電路、單片機來產生舵機的控制信號舊。應用模擬電路產生PWM信號，應用的元器件較多，會增加電路的復雜程度；若用單片機產生PWM信號，當信號路數較少時單片機能滿足要求，但當 PWM信號多于4路時，由于單片機指令是順序執行的，會產生較大的延遲，從而使PWM信號波形不穩，導致舵機發生顫振。

標簽： FPGA 多功能多路舵機

上傳時間： 2014-12-28

上傳用戶：ainimao
用于Xilinx和Altera FPGA的電源管理解決方案

本資料是TI（德州儀器）推出的用于Xilinx和Altera FPGA的電源管理解決方案介紹。其主要內容包括：低失真調整器、步減控制器、集成FET轉換器、低功率集成FET轉換器等。

標簽： Xilinx Altera FPGA 電源管理

上傳時間： 2013-11-07

上傳用戶：363186
FPGA與ADC數字數據輸出的接口

　　現場可編程門陣列（FPGA）與模數轉換器（ADC）數字數據輸出的接口是一項常見的工程設計挑戰。此外，ADC使用多種多樣的數字數據樣式和標準，使這項挑戰更加復雜。本資料將告訴您有關在高速數據轉換器實現方案中使用LVDS的應用訣竅和技巧。

標簽： FPGA ADC 數字接口

上傳時間： 2013-10-09

上傳用戶：jackgao
基于FPGA實時電話計費器的設計

實時電話計費系統是企業、事業單位信息管理的一個重要組成部分。介紹了一種用FPGA器件實現電話計費系統的方法，并給出了設計框圖和詳細設計過程。設計采用Veriiog_HDL硬件語言。

標簽： FPGA 電話計費器

上傳時間： 2013-10-28

上傳用戶：葉山豪
LTE標準下Turbo碼編譯碼器的集成設計

針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現方案。該設計可以依據具體的信道環境和速率要求調節信息幀長，平衡譯碼性能和系統時延。方案采用“自頂向下”的設計思想和“自底而上”的實現方法，對 Turbo編譯碼系統模塊化設計后優化統一，經時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結果表明，系統運行穩健可靠，并具有良好的移植性；集成化一體設計，為LTE標準下Turbo碼 ASIC的開發提供了參考。

標簽： Turbo LTE 標準編譯碼器

上傳時間： 2013-10-28

上傳用戶：d815185728
基于FPGA 的千兆以太網的設計

摘要：本文簡要介紹了Xilinx最新的EDK9.1i和ISE9.1i等工具的設計使用流程，最終在采用65nm工藝級別的Xilinx Virtex-5 開發板ML505 上同時設計實現了支持TCP/IP 協議的10M/100M/1000M 的三態以太網和千兆光以太網的SOPC 系統,并對涉及的關鍵技術進行了說明。關鍵詞：FPGA；EDK；SOPC；嵌入式開發；EMAC；MicroBlaze 本研究采用業界最新的Xilinx 65ns工藝級別的Virtex-5LXT FPGA 高級開發平臺，滿足了對于建造具有更高性能、更高密度、更低功耗和更低成本的可編程片上系統的需求。Virtex-5以太網媒體接入控制器(EMAC)模塊提供了專用的以太網功能，它和10/100/1000Base-T外部物理層芯片或RocketIOGTP收發器、SelectIO技術相結合，能夠分別實現10M/100M/1000M的三態以太網和千兆光以太網的SOPC 系統。

標簽： FPGA 千兆以太網

上傳時間： 2013-10-14

上傳用戶：sun_pro12580
基于FPGA 的方向濾波器指紋圖像增強算法實現

設計了一種基于FPGA純硬件方式實現方向濾波的指紋圖像增強算法。設計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復用和流水線處理等技術，完成了方向濾波指紋圖像增強算法在FPGA上的實現。整個系統通過了Modelsim的仿真驗證并在Terasic公司的DE2平臺上完成了硬件測試。設計共消耗了3716個邏輯單元，最高處理速度可達92.93MHz。以50MHz頻率工作時，可在0.5s以內完成一幅256&amp;#215;256指紋圖像的增強處理。

標簽： FPGA 方向指紋圖像增強算法

上傳時間： 2013-10-12

上傳用戶：攏共湖塘
采用高速串行收發器Rocket I/O實現數據率為2.5 G

摘要: 串行傳輸技術具有更高的傳輸速率和更低的設計成本, 已成為業界首選, 被廣泛應用于高速通信領域。提出了一種新的高速串行傳輸接口的設計方案, 改進了Aurora 協議數據幀格式定義的弊端, 并采用高速串行收發器Rocket I/O, 實現數據率為2.5 Gbps的高速串行傳輸。關鍵詞: 高速串行傳輸; Rocket I/O; Aurora 協議為促使FPGA 芯片與串行傳輸技術更好地結合以滿足市場需求, Xilinx 公司適時推出了內嵌高速串行收發器RocketI/O 的Virtex II Pro 系列FPGA 和可升級的小型鏈路層協議———Aurora 協議。Rocket I/O支持從622 Mbps 至3.125 Gbps的全雙工傳輸速率, 還具有8 B/10 B 編解碼、時鐘生成及恢復等功能, 可以理想地適用于芯片之間或背板的高速串行數據傳輸。Aurora 協議是為專有上層協議或行業標準的上層協議提供透明接口的第一款串行互連協議, 可用于高速線性通路之間的點到點串行數據傳輸, 同時其可擴展的帶寬, 為系統設計人員提供了所需要的靈活性[4]。但該協議幀格式的定義存在弊端,會導致系統資源的浪費。本文提出的設計方案可以改進Aurora 協議的固有缺陷,提高系統性能, 實現數據率為2.5 Gbps 的高速串行傳輸, 具有良好的可行性和廣闊的應用前景。

標簽： Rocket 2.5 高速串行收發器

上傳時間： 2013-11-06

上傳用戶：smallfish