如何計(jì)算fpga或cpld門數(shù)的資料，希望對(duì)大家有所幫助！
標(biāo)簽： fpga cpld 如何計(jì)算
上傳時(shí)間： 2013-12-04
上傳用戶：從此走出陰霾
FPGA或CPLD與DAC（DAC0832），這個(gè)源代碼是產(chǎn)生一個(gè)三角波，還帶有仿真，精度是8位。
標(biāo)簽： DAC FPGA CPLD 0832
上傳時(shí)間： 2016-01-16
上傳用戶：chenbhdt
fpga 和cpld 方面的編程實(shí)例程序，很好東西啊，是初學(xué)者適宜的參考資料
標(biāo)簽： fpga cpld 方面 編程實(shí)例
上傳用戶：asddsd
用VHDL語言在FPGA或者CPLD上實(shí)現(xiàn)任意波形的產(chǎn)生
標(biāo)簽： VHDL FPGA CPLD 語言
上傳時(shí)間： 2013-12-18
上傳用戶：playboys0
FPGA和CPLD入門級(jí)詳細(xì)的學(xué)習(xí)資料，內(nèi)容還比較多。
標(biāo)簽： FPGA CPLD 入門級(jí)
上傳時(shí)間： 2016-01-27
上傳用戶：weixiao99
Altera FPGA與CPLD的外部處理器連接方式及編程。
標(biāo)簽： Altera FPGA CPLD 處理器
上傳時(shí)間： 2016-03-25
上傳用戶：ikemada
帶有PPC405的Xilinx FPGA通過CPLD實(shí)現(xiàn)遠(yuǎn)程配置的設(shè)計(jì)
標(biāo)簽： Xilinx FPGA CPLD PPC
上傳時(shí)間： 2016-04-18
上傳用戶：784533221
FPGA與CPLD的區(qū)別，僅供參考，好東西大家一起享用
標(biāo)簽： FPGA CPLD
上傳時(shí)間： 2016-05-08
上傳用戶：a6697238
關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
標(biāo)簽： FPGA CPLD PLL 鎖相環(huán)
上傳時(shí)間： 2016-05-12
上傳用戶：edisonfather
ISE最常用的FPGA、CPLD開發(fā)軟件教程，對(duì)代碼的編繹、下載等環(huán)節(jié)十分有用。
標(biāo)簽： FPGA CPLD ISE 開發(fā)軟件
上傳時(shí)間： 2013-12-27
上傳用戶：talenthn
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
