關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
資源簡(jiǎn)介：關(guān)于在FPGA或CPLD鎖相環(huán)PLL原理與應(yīng)用,介紹用FPGA的分頻技術(shù).
上傳時(shí)間： 2016-05-12
上傳用戶：edisonfather
資源簡(jiǎn)介：鎖相環(huán)PLL原理與應(yīng)用教程，講的通俗易懂
上傳時(shí)間： 2013-07-12
上傳用戶：lijinchuan
資源簡(jiǎn)介：Bluetooth pdf
上傳時(shí)間： 2013-05-26
上傳用戶：eeworm
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M鎖相環(huán)PLL原理與應(yīng)用[1].pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M最全面最權(quán)威的鎖相環(huán)PLL原理與應(yīng)用資料.rar
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：鎖相環(huán)PLL原理及應(yīng)用，請(qǐng)需要的朋友下載
上傳時(shí)間： 2016-08-23
上傳用戶：磊子226
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M鎖相環(huán)CD4046原理及應(yīng)用.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：在VHDL下實(shí)現(xiàn)鎖相環(huán)的源碼和說明文檔.通常用于分頻或倍頻時(shí)進(jìn)行相位鎖定.
上傳時(shí)間： 2013-12-07
上傳用戶：hzy5825468
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-08-19
上傳用戶：Huge_Brother
資源簡(jiǎn)介：本文在說明全數(shù)字鎖相環(huán)的基礎(chǔ)上，提出了一種利用FPGA設(shè)計(jì)一階全數(shù)字鎖相環(huán)的方法，并 給出了關(guān)鍵部件的RTL可綜合代碼，并結(jié)合本設(shè)計(jì)的一些仿真波形詳細(xì)描述了數(shù)字鎖相環(huán)的工作過程，最后對(duì)一些有關(guān)的問題進(jìn)行了討論。
上傳時(shí)間： 2014-01-10
上傳用戶：asddsd
資源簡(jiǎn)介：一篇簡(jiǎn)單易懂的關(guān)于數(shù)字鎖相環(huán)概念原理設(shè)計(jì)的經(jīng)典文章
上傳時(shí)間： 2014-01-04
上傳用戶：hasan2015
資源簡(jiǎn)介：基于FPGA設(shè)計(jì)數(shù)字鎖相環(huán)，提出了一種由微分超前/滯后型檢相器構(gòu)成數(shù)字鎖相環(huán)的Verilog-HDL建模方案
上傳時(shí)間： 2013-12-25
上傳用戶：dyctj
資源簡(jiǎn)介：用FPGA實(shí)現(xiàn)數(shù)字鎖相環(huán)，開發(fā)環(huán)境為ISE
上傳時(shí)間： 2013-12-18
上傳用戶：tb_6877751
資源簡(jiǎn)介：小波變換在感應(yīng)加熱電源鎖相環(huán)中的應(yīng)用研究
上傳時(shí)間： 2013-12-19
上傳用戶：sclyutian
資源簡(jiǎn)介：XS128之鎖相環(huán)PLL
上傳時(shí)間： 2013-12-20
上傳用戶：ywqaxiwang
資源簡(jiǎn)介：介紹了鎖相環(huán)PLL的實(shí)現(xiàn)原理，可以為VHDL實(shí)現(xiàn)PLL提供參考。
上傳時(shí)間： 2013-12-26
上傳用戶：shinesyh
資源簡(jiǎn)介：數(shù)字鎖相環(huán)數(shù)學(xué)模型,對(duì)有研究信號(hào)調(diào)制的數(shù)學(xué)建模.
上傳時(shí)間： 2013-12-25
上傳用戶：zhaiye
資源簡(jiǎn)介：一個(gè)程控鎖相環(huán)PLL程序,可以設(shè)定頻率,步進(jìn)
上傳時(shí)間： 2013-12-23
上傳用戶：稀世之寶039
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：鎖相技術(shù)相關(guān)專輯 38冊(cè) 209M圖解 鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用 遠(yuǎn)坂 295頁(yè) 25.2M 清晰書簽版.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程門陣列(FPGA)的發(fā)展已經(jīng)有二十多年，從最初的1200門發(fā)展到了目前數(shù)百萬(wàn)門至上千萬(wàn)門的單片F(xiàn)PGA芯片。現(xiàn)在，F(xiàn)PGA已廣泛地應(yīng)用于通信、消費(fèi)類電子和車用電子類等領(lǐng)域，但國(guó)內(nèi)市場(chǎng)基本上是國(guó)外品牌的天下。 在高密度FPGA中，芯片上時(shí)鐘分布質(zhì)量變的越...
上傳時(shí)間： 2013-06-10
上傳用戶：yd19890720
資源簡(jiǎn)介：隨著現(xiàn)代集成電路技術(shù)的發(fā)展，鎖相環(huán)已經(jīng)成為集成電路設(shè)計(jì)中非常重要的一個(gè)部分，所以對(duì)鎖相環(huán)的研究具有積極的現(xiàn)實(shí)意義。然而傳統(tǒng)的鎖相環(huán)大多是數(shù)模混合電路，在工藝上與系統(tǒng)芯片中的數(shù)字電路存在兼容問題。因此設(shè)計(jì)一...
上傳時(shí)間： 2013-06-09
上傳用戶：mosliu
資源簡(jiǎn)介：一個(gè)實(shí)現(xiàn)簡(jiǎn)單的數(shù)字鎖相環(huán)Verilog代碼，本人借鑒網(wǎng)上現(xiàn)有的代碼后經(jīng)修改在Cyclone II上調(diào)通實(shí)現(xiàn)，里面有ModelSim仿真成功的波形圖
上傳時(shí)間： 2014-01-22
上傳用戶：003030
資源簡(jiǎn)介：鎖相環(huán)
上傳時(shí)間： 2014-12-23
上傳用戶：李哈哈哈
資源簡(jiǎn)介：鎖相環(huán)是一種反饋系統(tǒng)，其中電壓控制振蕩器(VCO)和相位比較器相互連接，使得振蕩器可以相對(duì)于參考信號(hào)維持恒定的相位角度。鎖相環(huán)可用來從固定的低頻信號(hào)生成穩(wěn)定的輸出高頻信號(hào)等。
上傳時(shí)間： 2013-11-22
上傳用戶：waixingren
資源簡(jiǎn)介：數(shù)字鎖相環(huán)實(shí)現(xiàn)源碼，有很大的參考價(jià)值。 由 鑒相器 模K加減計(jì)數(shù)器 脈沖加減電路 同步建立偵察電路 模N分頻器 構(gòu)成.
上傳時(shí)間： 2014-01-04
上傳用戶：zq70996813
資源簡(jiǎn)介：采用MATLAB仿真二階鎖相環(huán)PLL，仿真環(huán)境MATLAB?R2016a，包括源碼等
上傳時(shí)間： 2018-03-28
上傳用戶：auheish
資源簡(jiǎn)介：明德?lián)PFPGA至簡(jiǎn)設(shè)計(jì)原理與應(yīng)用，有需要的請(qǐng)拿去。
上傳時(shí)間： 2022-05-11
上傳用戶：slq1234567890
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言
上傳時(shí)間： 2013-05-27
上傳用戶：hewenzhi
資源簡(jiǎn)介：用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.
上傳時(shí)間： 2013-12-15
上傳用戶：dsgkjgkjg
