隨著電子技術(shù)和EDA技術(shù)的發(fā)展,大規(guī)模可編程邏輯器件PLD(Programmable Logic Device)、現(xiàn)場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規(guī)模集成電路芯片,實現(xiàn)計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規(guī)模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優(yōu)點,而且還具有獨特的用戶可編程能力,從而實現(xiàn)計算機系統(tǒng)的功能重構(gòu).該課題以Altera公司FPGA(FLEX10K)系列產(chǎn)品為載體,在MAX+PLUSⅡ開發(fā)環(huán)境下采用VHDL語言,設(shè)計并實現(xiàn)了計算機可編程并行接芯片8255的功能.設(shè)計采用VHDL的結(jié)構(gòu)描述風(fēng)格,依據(jù)芯片功能將系統(tǒng)劃分為內(nèi)核和外圍邏輯兩大模塊,其中內(nèi)核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
標簽：
FPGA
計算機
可編程
外圍接口
上傳時間：
2013-06-08
上傳用戶：asddsd
ASIC對產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進化硬件(EHW)成為智能硬件電路設(shè)計的一種新方法.作為進化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現(xiàn)方法.論文認為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對性更強、設(shè)計更易實現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應(yīng)的矩陣并構(gòu)造實驗用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計基礎(chǔ);(3)構(gòu)造實現(xiàn)可重構(gòu)BCH糾錯碼電路的方法——建立可重構(gòu)糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構(gòu)糾錯碼電路基礎(chǔ)上,構(gòu)造進化硬件控制功能塊的結(jié)構(gòu),完成各進化RLA控制模塊的驗證和實現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實現(xiàn)作為一類ASR-FPGA的研究目標,主要成果是根據(jù)可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過對循環(huán)BCH糾錯碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規(guī)則排列在FPGA上,通過對T的控制端的不同配置來實現(xiàn)糾錯碼的各個功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉(zhuǎn)換為相應(yīng)的VHDL語言描述以實現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機FSM方式實現(xiàn)了可重構(gòu)糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發(fā)系統(tǒng)中的VHDL語言和電路圖相結(jié)合的設(shè)計方法建立了循環(huán)糾錯碼基核單元的可重構(gòu)模型,進行循環(huán)糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計的基本問題.課題的研究成果及其總結(jié)的一套ASR-FPGA進化硬件電路的設(shè)計方法對實際的進化硬件設(shè)計具有一定的實際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進化硬件的器件結(jié)構(gòu)的設(shè)計也可提供一種借鑒.
標簽：
FPGA
可重構(gòu)
通訊
糾錯
上傳時間：
2013-07-01
上傳用戶：myworkpost
該課題通過對開放式數(shù)控技術(shù)的全面調(diào)研和對運動控制技術(shù)的深入研究,并針對國內(nèi)運動控制技術(shù)的研究起步較晚的現(xiàn)狀,結(jié)合激光雕刻領(lǐng)域的具體需要,緊跟當(dāng)前運動控制技術(shù)研究的發(fā)展趨勢,吸收了世界開放式數(shù)控技術(shù)和相關(guān)運動控制技術(shù)的最新成果,采納了基于DSP和FPGA的方案,研制了一款比較新穎的、功能強大的、具有很大柔性的四軸多功能運動控制卡.該論文主要內(nèi)容如下:首先,通過對制造業(yè)、開放式數(shù)控系統(tǒng)、運動控制卡等行業(yè)現(xiàn)狀的全面調(diào)研,基于對運動系統(tǒng)控制技術(shù)的深入學(xué)習(xí),在比較了幾種常用的運動控制方案的基礎(chǔ)上,確定了基于DSP和FPGA的運動控制設(shè)計方案,并規(guī)劃了板卡的總體結(jié)構(gòu).其次,針對運動控制中的一些具體問題,如高速、高精度、運動平穩(wěn)性、實時控制以及多軸聯(lián)動等,在FPGA上設(shè)計了功能相互獨立的四軸運動控制電路,仔細規(guī)劃并定義了各個寄存器的具體功能,設(shè)計了功能完善的加/減速控制電路、變頻分配電路、倍頻分頻電路和三個功能各異的計數(shù)器電路等,完全實現(xiàn)了S-曲線升降速運動、自動降速點運動、A/B相編碼器倍頻計數(shù)電路等特殊功能.再次,介紹了DSP在運動控制中的作用,合理規(guī)劃了DSP指令的形成過程,并對DSP軟件的具體實現(xiàn)進行了框架性的設(shè)計.然后,根據(jù)光電隔離原理設(shè)計了數(shù)字輸入/輸出電路;結(jié)合DAC原理設(shè)計了四路模擬輸出電路;實現(xiàn)了PCI接口電路的設(shè)計;并針對常見的干擾現(xiàn)象,提出了有效的抗干擾措施.最后,利用運動控制卡強大的運動控制功能,并針對激光雕刻行業(yè)進行大幅圖形掃描時需要實時處理大量的圖形數(shù)據(jù)的特別需要,在板卡第四軸完全實現(xiàn)了激光控制功能,并基于FPGA內(nèi)部的16KBit塊RAM,開辟了大量數(shù)據(jù)區(qū)以便進行大幅圖形的實時處理.
標簽：
FPGA
DSP
運動控制
上傳時間：
2013-06-09
上傳用戶：youlongjian0
