超聲理論與技術的快速發展，使超聲設備不斷更新，超聲檢查已成為預測和評價疾病及其治療結果不可缺少的重要方法。超聲診斷技術不僅具有安全、方便、無損、廉價等優點，其優越性還在于它選用診斷參數的多樣性及其在工程上實現的靈活性。 全數字B超診斷儀基于嵌入式ARM9+FPGA硬件平臺、LINUX嵌入式操作系統，是一種新型的、操作方便的、技術含量高的機型。它具有現有黑白B超的基本功能，能夠對超聲回波數據進行靈活的處理，從而使操作更加方便，圖象質量進一步提高，并為遠程醫療、圖像存儲、拷貝等打下基礎，是一種很有發展前景、未來市場的主打產品。全數字B型超聲診斷儀的基本技術特點是用數字硬件電路來實現數據量極其龐大的超聲信息的實時處理，它的實現主要倚重于FPGA技術。現在FPGA已經成為多種數字信號處理（DSP）應用的強有力解決方案。硬件和軟件設計者可以利用可編程邏輯開發各種DSP應用解決方案。可編程解決方案可以更好地適應快速變化的標準、協議和性能需求。 本論文首先闡述了醫療儀器發展現狀和嵌入式計算機體系結構及發展狀況，提出了課題研究內容和目標。然后從B超診斷原理及全數字B超診斷儀設計入手深入分析了B型超聲診斷儀的系統的硬件體系機構。對系統的總體框架和ARM模塊設計做了描述后，接著分析了超聲信號進行數字化處理的各個子模塊、可編程邏輯器件的結構特點、編程原理、設計流程以及ARM處理模塊和FPGA模塊的主要通訊接口。接著，本論文介紹了基于ARM9硬件平臺的LINUX嵌入式操作系統的移植和設備驅動的開發，詳細描述了B型超聲診斷儀的軟件環境的架構及其設備驅動的詳細設計。最后對整個系統的功能和特點進行了總結和展望。
上傳時間： 2013-05-28
上傳用戶：sssnaxie
ASIC對產品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對較低,運算速度也受到限制.常規ASIC的硬件具有速度優勢和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統硬件(CHW)相比,具有一定可配置特性的場可編程門陣列(FPGA)的出現,使建立在可再配置硬件基礎上的進化硬件(EHW)成為智能硬件電路設計的一種新方法.作為進化算法和可編程器件技術相結合的產物,可重構FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實現方法.論文認為面向分類的專用類可重構FPGA(ASR-FPGA)的研究,可使可重構電路粒度劃分的針對性更強、設計更易實現.論文研究的可重構FPGA的BCH通訊糾錯碼進化電路是一類ASR-FPGA電路的具體方法,具有一定的實用價值.論文所做的工作主要包括:(1)BCH編譯碼電路的設計——求取實驗用BCH碼的生成多項式和校驗多項式及其相應的矩陣并構造實驗用BCH碼;(2)建立基于可重構FPGA的基核——構造具有可重構特性的硬件功能單元,以此作為可重構BCH碼電路的設計基礎;(3)構造實現可重構BCH糾錯碼電路的方法——建立可重構糾錯碼硬件電路算法并進行實驗驗證;(4)在可重構糾錯碼電路基礎上,構造進化硬件控制功能塊的結構,完成各進化RLA控制模塊的驗證和實現.課題是將可重構BCH碼的編譯碼電路的實現作為一類ASR-FPGA的研究目標,主要成果是根據可編程邏輯電路的特點,選擇一種可編程樹的電路模型,并將它作為可重構FPGA電路的基核T;通過對循環BCH糾錯碼的構造原理和電路結構的研究,將基核模型擴展為能滿足糾錯碼電路需要的糾錯碼基本功能單元T;以T作為再劃分的基本單元,對FPGA進行"格式化",使T規則排列在FPGA上,通過對T的控制端的不同配置來實現糾錯碼的各個功能單元;在可重構基核的基礎上提出了糾錯碼重構電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進化硬件描述語言,通過轉換為相應的VHDL語言描述以實現硬件電路;采用RLA模型的有限狀態機FSM方式實現了可重構糾錯碼電路的EHW的各個控制功能塊.在實驗方面,利用Xilinx FPGA開發系統中的VHDL語言和電路圖相結合的設計方法建立了循環糾錯碼基核單元的可重構模型,進行循環糾錯BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進行了FPGA實現.課題在研究模型上選取的是比較基本的BCH糾錯碼電路,立足于解決基于可重構FPGA核的設計的基本問題.課題的研究成果及其總結的一套ASR-FPGA進化硬件電路的設計方法對實際的進化硬件設計具有一定的實際指導意義,提出的基于專用類基核FPGA電路結構的研究方法為新型進化硬件的器件結構的設計也可提供一種借鑒.
上傳時間： 2013-07-01
上傳用戶：myworkpost
關于xilinx的fpga設計，華為公司內部資料，不是隨便可以看的到得。
上傳時間： 2013-08-05
上傳用戶：wanglf7409
基于Xilinx FPGA的DDRSDRAM的Verilog控制代碼，使用的FPGA為Virtex-4，實現對DDRSDRAM的簡單控制（對一系列地址的寫入和讀取）。
標簽： DDRSDRAM Verilog Xilinx FPGA
上傳時間： 2013-08-07
上傳用戶：ainimao
Xilinx FPGA Design Tutorial
標簽： Tutorial Xilinx Design FPGA
上傳時間： 2013-08-07
上傳用戶：一諾88
非常不錯的Xilinx FPGA技術的高級教程\r\n
上傳時間： 2013-08-08
上傳用戶：netwolf
詳細介紹了 關于xilinx FPGA的內部結構，熟悉內部結構對于編寫高效的代碼有十分重要的作用
上傳時間： 2013-08-09
上傳用戶：dumplin9
文章介紹了系統的硬件電路原理與具體實現方法，其中主要包括載波恢\r\n復電路，PN 碼捕獲電路和跟蹤電路，并針對Xilinx 公司FPGA 的特點，對各電\r\n路的實現進行優化設計，在不影響系統穩定性和精度的前提下，減少硬件資源\r\n消耗，提高硬件利用率。設計利用Verilog 硬件描述語言完成，通過后仿真驗證\r\n電路正確性，并給出綜合結果。
上傳時間： 2013-08-09
上傳用戶：qiaoyue
xilinx spartan3 FPGA的最準確權威的配置方法
上傳時間： 2013-08-13
上傳用戶：邶刖
通過 VLYNQ 把 Xilinx FPGA 作為 TI DSP 的外設.rar
上傳時間： 2013-08-13
上傳用戶：lz4v4
