亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

FPGA-CPLD_DesignTool

  • 賽靈思FPGA芯片架構(gòu)分析

    賽靈思FPGA芯片論文,值得一看。

    標(biāo)簽: FPGA 賽靈思 芯片架構(gòu)

    上傳時間: 2014-12-28

    上傳用戶:1583264429

  • 基于FPGA實(shí)現(xiàn)固定倍率的圖像縮放

    基于FPGA硬件實(shí)現(xiàn)固定倍率的圖像縮放,將2維卷積運(yùn)算分解成2次1維卷積運(yùn)算,對輸入原始圖像像素先進(jìn)行行方向的卷積,再進(jìn)行列方向的卷積,從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程,在單元體內(nèi)部,事先計算出卷積系數(shù)。

    標(biāo)簽: FPGA 倍率 圖像

    上傳時間: 2013-12-03

    上傳用戶:fudong911

  • 高級FPGA教學(xué)實(shí)驗指導(dǎo)書-嵌入式系統(tǒng)設(shè)計部分

    高級FPGA 教學(xué)實(shí)驗平臺實(shí)驗指導(dǎo)書-嵌入式系統(tǒng)設(shè)計

    標(biāo)簽: FPGA 教學(xué)實(shí)驗 指導(dǎo)書 嵌入式系統(tǒng)設(shè)計

    上傳時間: 2013-11-02

    上傳用戶:zczc

  • 四大FPGA供應(yīng)商專家談FPGA設(shè)計訣竅

     Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商,為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅,我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計問題發(fā)表他們的獨(dú)到見解,包括:什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計問題?如何解決?當(dāng)開始一個新的FPGA設(shè)計時,你們會推薦客戶采用什么樣 的流程?對于I/O信號分布的處理,你們有什么建議可以提供 給客戶?如果你的客戶準(zhǔn)備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇?(下)">結(jié)構(gòu)化 ASIC或ASIC,你會建議你的客戶如何做?

    標(biāo)簽: FPGA

    上傳時間: 2013-11-09

    上傳用戶:xinshou123456

  • 基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計

    基于FPGA的傳統(tǒng)DDS方法優(yōu)化設(shè)計

    標(biāo)簽: FPGA DDS 優(yōu)化設(shè)計

    上傳時間: 2014-12-28

    上傳用戶:lmeeworm

  • Altium Designer6.0 中文版 FPGA設(shè)計教程

    fpga

    標(biāo)簽: Designer Altium FPGA 6.0

    上傳時間: 2013-11-22

    上傳用戶:fdmpy

  • FPGA入門教程

    FPGA入門教程

    標(biāo)簽: FPGA 入門教程

    上傳時間: 2013-10-15

    上傳用戶:JasonC

  • 基于單片機(jī)和FPGA的程控型邏輯分析儀設(shè)計與實(shí)現(xiàn)

    基于單片機(jī)和FPGA的程控型邏輯分析儀設(shè)計與實(shí)現(xiàn)

    標(biāo)簽: FPGA 單片機(jī) 程控 邏輯分析儀

    上傳時間: 2013-11-01

    上傳用戶:磊子226

  • 基于FPGA的運(yùn)動估計設(shè)計

    本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計,并使用Quartus II軟件進(jìn)行時序仿真。由仿真結(jié)果可知,無論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上,本設(shè)計方案都具有明顯的優(yōu)越性。

    標(biāo)簽: FPGA 運(yùn)動估計

    上傳時間: 2013-11-22

    上傳用戶:hfmm633

  • FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口

      現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)數(shù)字?jǐn)?shù)據(jù)輸出的接口是一項常見的工程設(shè)計挑戰(zhàn)。此外,ADC使用多種多樣的數(shù)字?jǐn)?shù)據(jù)樣式和標(biāo)準(zhǔn),使這項挑戰(zhàn)更加復(fù)雜。本資料將告訴您有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。

    標(biāo)簽: FPGA ADC 數(shù)字 接口

    上傳時間: 2013-10-09

    上傳用戶:jackgao

主站蜘蛛池模板: 山阴县| 睢宁县| 万荣县| 灯塔市| 乐清市| 长葛市| 周口市| 武宣县| 开原市| 葵青区| 杭州市| 乐陵市| 南丹县| 克山县| 彰武县| 汝阳县| 张家港市| 德令哈市| 比如县| 黎川县| 巴林右旗| 阳江市| 兴隆县| 台湾省| 静乐县| 麻城市| 衡南县| 金堂县| 黎川县| 亳州市| 榆树市| 多伦县| 新营市| 秭归县| 夏河县| 庄浪县| 观塘区| 台前县| 新密市| 全南县| 古田县|