圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現(xiàn)場景的三維信息，提供場景更為全面、詳實的信息，在醫(yī)學(xué)、軍事、娛樂具有廣泛的應(yīng)用前景。而現(xiàn)有的3D立體顯示設(shè)備價格都比較貴，基于此，本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設(shè)備并且設(shè)計出硬件和軟件系統(tǒng)。該系統(tǒng)圖像效果好，并且價格成本便宜，從而具有更大的實用性。本文完成的主要工作有三點： 1.設(shè)計了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現(xiàn)有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率，并能實現(xiàn)120HZ圖像刷新率，采用SDRAM作為高速存儲器，并且采用乒乓操作，有別于其它的開關(guān)左右眼視頻實現(xiàn)立體圖像。在本方案中每時每刻都是左右眼視頻同時輸出，使得使用者感覺不到視頻圖像有任何閃爍，減輕眼睛疲勞。本方案還實現(xiàn)了圖像對比對度調(diào)節(jié)，液晶前照光調(diào)節(jié)(調(diào)節(jié)輸出脈沖的占空比)，立體圖像源自動識別，還有人性化的操作界面(OSD)功能。 2.完成了該系統(tǒng)的硬件平臺設(shè)計和軟件設(shè)計。從便攜性角度考慮，盡量減小PCB板面積，給出了它們詳細的硬件設(shè)計電路圖。完成了FPGA系統(tǒng)的設(shè)計，包括系統(tǒng)整體分析，各個模塊的實現(xiàn)原理和具體實現(xiàn)的方法。完成了單片機對AD9883的配置設(shè)計。 3.完成了本方案的各項測試和調(diào)試工作，主要包括：數(shù)據(jù)采集部分測試、數(shù)據(jù)存儲部分測試、FPGA器件工作狀態(tài)測試、以電腦顯示器作為顯示器的聯(lián)機調(diào)試和以HX7015A作為顯示器的聯(lián)機調(diào)試，并且最終調(diào)試通過，各項功能都滿足預(yù)期設(shè)計的要求。實驗和分析結(jié)果論證了系統(tǒng)設(shè)計的合理性和使用價值。 本文的研究與實現(xiàn)工作通過實驗和分析得到了驗證。結(jié)果表明，本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統(tǒng)完全可以實現(xiàn)高質(zhì)量的立體視覺效果，從而可以將該廉價的3D頭盔顯示系統(tǒng)用于我國現(xiàn)代化建設(shè)中所需要的領(lǐng)域。
上傳時間： 2013-07-16
上傳用戶：xiaoxiang
軟件無線電思想的出現(xiàn)帶來了接收機實現(xiàn)方式的革新。隨著近年來軟件無線電理論和應(yīng)用趨于成熟與完善，軟件無線電技術(shù)已經(jīng)被越來越廣泛地應(yīng)用于無線通信系統(tǒng)和電子測量測試儀器中。數(shù)字下變頻技術(shù)作為軟件無線電的核心技術(shù)之一，在頻譜分析儀中也得到了越來越普遍的應(yīng)用。 本人參與的手持式頻譜分析儀項目采用的是中頻數(shù)字化實現(xiàn)方式，可滿足輕巧，可重配置和低功耗的需求。數(shù)字化中頻的關(guān)鍵部件數(shù)字下變頻器DDC采用的是Intersil公司的ISL5216，這個器件和高性能FPGA共同組成手持頻譜儀的數(shù)字信號處理前端。這個數(shù)字前端就手持頻譜分析儀來說存在一定的局限性，ISL5216的信號處理帶寬單通道為1 MHz，4個通道級聯(lián)為3MHz，未能滿足譜儀分析帶寬日益增加的需求；系統(tǒng)集成度不高，ISL5216的功能要是集成到FPGA，可進一步提高系統(tǒng)集成度，降低物料成本和系統(tǒng)功耗。基于以上兩個方面的考慮，現(xiàn)正以手持頻譜分析儀項目為依托，基于Xilinx Spartan3A-DSP系列FPGA實現(xiàn)高速高處理帶寬的DDC。 本論文首先描述了數(shù)字下變頻基本理論和結(jié)構(gòu)，對完成各級數(shù)字信號處理所涉及的數(shù)字正交變換、CORDIC算法、CIC、HB、多相濾波等關(guān)鍵算法做了適當(dāng)介紹；然后介紹了當(dāng)前主流FPGA的數(shù)字信號處理特性和其內(nèi)部的DSP資源。接著詳細描述了數(shù)控振蕩器NCO、復(fù)數(shù)數(shù)字混頻器MIXER、5級CIC濾波器、5級HB濾波器和255階可編程FIR的設(shè)計和實現(xiàn)，并對各個模塊的不同實現(xiàn)方式作了對比和仿真測試數(shù)據(jù)作了分析。最后介紹了所設(shè)計DDC在手持頻譜分析儀中的主要應(yīng)用。
上傳時間： 2013-04-24
上傳用戶：a155166
自20世紀(jì)90年代以來，隨著計算機技術(shù)、超大規(guī)模集成電路技術(shù)和通信及網(wǎng)絡(luò)技術(shù)的發(fā)展，微機保護和測控裝置的性能得到大幅提升，以此為基礎(chǔ)的變電站自動化系統(tǒng)在我國的電力系統(tǒng)中得到長足的發(fā)展和廣泛的應(yīng)用。 @@ 為增加產(chǎn)品的市場競爭力，電力系統(tǒng)二次設(shè)備生產(chǎn)廠商緊跟市場需求，將各種具有高性價比的新型處理器芯片和外圍芯片大量應(yīng)用到變電站自動化系統(tǒng)的保護、測控裝置上，如32位CPU、數(shù)字信號處理芯片DSP、高速高精度A/D轉(zhuǎn)換芯片、大容量Flash存儲芯片、可編程邏輯器件CPLD、FPGA等。這些功能強大的器件的應(yīng)用使保護測控裝置在外形上趨于小型化集成化，而在功能上則較以前有顯著提升。同時，各種成熟的商用嵌入式實時操作系統(tǒng)的采用使處理器的性能得到充分發(fā)揮，裝置通信、數(shù)據(jù)存儲及處理能力更強，性能大幅提高，程序移植升級更加方便快捷。 @@ 本論文以現(xiàn)階段國內(nèi)外變電站自動化系統(tǒng)測控技術(shù)為參考，根據(jù)變電站自動化系統(tǒng)的發(fā)展趨勢和要求，研究一種基于ARM和FPGA技術(shù)并采用嵌入式實時操作系統(tǒng)的高性能測控裝置，并給出硬軟件設(shè)計。 @@ 裝置硬件采用模塊化設(shè)計，按照測控裝置基本功能設(shè)計插件板。分為主CPU插件、交流采樣插件、遙信采集插件、遙控出口插件、直流采樣及輸出插件。除主CPU插件，其他插件的數(shù)量可以根據(jù)需要任意增減，滿足不同用戶的需求。 @@ 裝置主CPU采用目前先進的基于ARM技術(shù)的微處理器AT91RM9200，通過數(shù)據(jù)、地址總線和其他插件板連接，構(gòu)成裝置的整個系統(tǒng)。交流采樣插件采用FPGA技術(shù)，利用ALTERA公司的FPGA芯片EP1K10實現(xiàn)交流采樣的控制，降低了CPU的負擔(dān)。 @@ 軟件采用Vxworks嵌入式實時操作系統(tǒng)，增加了系統(tǒng)的性能。以任務(wù)來管理不同的軟件功能模塊，利于裝置軟件的并行開發(fā)和維護。 @@關(guān)鍵詞：測控裝置；嵌入式實時操作系統(tǒng)；ARM；現(xiàn)場可編程門陣列
上傳時間： 2013-04-24
上傳用戶：JESS
近年來，語音識別研究大部分集中在算法設(shè)計和改進等方面，而隨著半導(dǎo)體技術(shù)的高速發(fā)展，集成電路規(guī)模的不斷增大與各種研發(fā)技術(shù)水平的不斷提高，新的硬件平臺的推出，語音識別實現(xiàn)平臺有了更多的選擇。語音識別技術(shù)在與DSP、FPGA、ASIC等器件為平臺的嵌入式系統(tǒng)結(jié)合后，逐漸向?qū)嵱没⑿⌒突较虬l(fā)展。 本課題通過對現(xiàn)有各種語音特征參數(shù)與孤立詞語音識別模型進行研究的基礎(chǔ)上，重點探索基于動態(tài)時間規(guī)整算法的DTW模型在孤立詞語音識別領(lǐng)域的應(yīng)用，并結(jié)合基于FPGA的SOPC系統(tǒng)，在嵌入式平臺上實現(xiàn)具有較好精度與速度的孤立詞語音識別系統(tǒng)。 本系統(tǒng)整體設(shè)計基于DE2開發(fā)平臺,采用基于Nios II的SOPC技術(shù)。采用這種解決方案的優(yōu)點是實現(xiàn)了片上系統(tǒng)，減少了系統(tǒng)的物理體積和總體功耗；同時系統(tǒng)控制核心都在FPGA內(nèi)部實現(xiàn)，可以極為方便地更新和升級系統(tǒng)，大大地提高了系統(tǒng)的通用性和可維護性。 此外，由于本系統(tǒng)需要大量的高速數(shù)據(jù)運算，在設(shè)計中作者充分利用了Cyclone II芯片的豐富的硬件乘法器，實現(xiàn)了語音信號的端點檢測模塊，F(xiàn)FT快速傅立葉變換模塊，DCT離散余弦變換模塊等硬件設(shè)計模塊。為了提高系統(tǒng)的整體性能，作者充分利用了FPGA的高速并行的優(yōu)勢，以及配套開發(fā)環(huán)境中的Avalon總線自定義硬件外設(shè)，使系統(tǒng)處理數(shù)字信號的能力大大提高，其性能優(yōu)于傳統(tǒng)的微控制器和普通DSP芯片。 本論文主要包含了以下幾個方面： （1）結(jié)合ALTERA CYCLONE II芯片的特點，確定了基于FPGA語音識別系統(tǒng)的總體設(shè)計，在此基礎(chǔ)上進行了系統(tǒng)的軟硬件的選擇和設(shè)計。 （2）自主設(shè)計了純硬件描述語言的驅(qū)動電路設(shè)計，完成了高速語音采集的工作，并且對存儲數(shù)據(jù)芯片SRAM中的原始語音數(shù)據(jù)進行提取導(dǎo)入MATLAB平臺測試數(shù)據(jù)的正確性。整個程序測試的方式對系統(tǒng)的模塊測試起到重要的作用。 （3）完成高速定點256點的FFT模塊的設(shè)計，此模塊是系統(tǒng)成敗的關(guān)鍵，實現(xiàn)高速實時的運算。 （4）結(jié)合SOPC的特性，設(shè)計了人機友好接口，如LCD顯示屏的提示反饋信息等等，以及利用ALTERA提供的一些驅(qū)動接口設(shè)計完成用戶定制的系統(tǒng)。 （5）進行了整體系統(tǒng)測試，系統(tǒng)可以較穩(wěn)定地實現(xiàn)實時處理的目的，具有一定的市場潛在價值。
標(biāo)簽： FPGA 語音識別 系統(tǒng)設(shè)計
上傳時間： 2013-05-23
上傳用戶：ABCD_ABCD
隨著現(xiàn)代DSP、FPGA等數(shù)字芯片的信號處理能力不斷提高，基于軟件無線電技術(shù)的現(xiàn)代通信與信息處理系統(tǒng)也得到了更為廣泛的應(yīng)用。軟件無線電的基本思想是以一個通用、標(biāo)準(zhǔn)、模塊化的硬件系統(tǒng)作為其應(yīng)用平臺，把盡可能多的無線及個人通信和信號處理的功能用軟件來實現(xiàn)，從而將無線通信新系統(tǒng)、新產(chǎn)品的開發(fā)逐步轉(zhuǎn)移到軟件上來。另一方面，現(xiàn)代信號處理系統(tǒng)對數(shù)據(jù)的處理速度、處理精度和動態(tài)范圍的要求也越來越高，需要每秒完成幾千萬到幾百億次運算。因此研制具備高速實時信號處理能力的通用硬件平臺越來越受到業(yè)界的重視。 @@ 目前的高速實時信號處理系統(tǒng)一般均采用DSP+FPGA的架構(gòu)，其中DSP主要負責(zé)完成系統(tǒng)通信和基帶信號處理算法，而FPGA主要完成信號預(yù)處理等前端算法，并提供系統(tǒng)常用的各種外部接口邏輯。本文的主要工作就在于完成通用型高速實時信號處理系統(tǒng)的FPGA軟件設(shè)計。 @@ 本文提出了一種基于多DSP與FPGA的通用高速實時信號處理系統(tǒng)的架構(gòu)。綜合考慮各方面因素，作者選擇使用兩片ADSP-TS201浮點DSP以混合耦合模型構(gòu)成系統(tǒng)信號處理核心；以Xilinx公司最新的高性能FPGA Virtex-5系列的XC5VLX50T提供系統(tǒng)所需的各種接口，包括與ADSP-TS201的高速Linkport接口以及SPI、UART、SPORT等常用外設(shè)接口。此外，作者還選擇了ADSP-BF533定點DSP加入系統(tǒng)當(dāng)中以擴展系統(tǒng)音視頻信號處理能力，體現(xiàn)系統(tǒng)的通用性。 @@ 基于FPGA的嵌入式系統(tǒng)設(shè)計正逐漸成為現(xiàn)代FPGA應(yīng)用的一個熱點。結(jié)合課題需要，作者以Xilinx公司的MicroBlze軟核處理器為核心在Virtex-5片內(nèi)設(shè)計了一個嵌入式系統(tǒng)，完成了對CF卡、DDR2 SDRAM存儲器的讀寫控制，并利用片內(nèi)集成的三態(tài)以太網(wǎng)MAC硬核模塊，實現(xiàn)了系統(tǒng)與上位PC機之間的以太網(wǎng)通信鏈路。此外，為擴展系統(tǒng)功能，適應(yīng)未來可能的軟件升級，進一步提高系統(tǒng)的通用性，還將嵌入式實時操作系統(tǒng)μC/OS-II移植到MicroBlaze處理器上。 @@ 最后，作者介紹了基于Xilinx RocketIO GTP收發(fā)器的高速串行傳輸設(shè)計的關(guān)鍵技術(shù)和基本的設(shè)計方法，充分體現(xiàn)了目前高速實時信號處理系統(tǒng)的發(fā)展要求和趨勢。 @@關(guān)鍵詞：高速實時信號處理；FPGA；Virtex-5；嵌入式系統(tǒng)；MicroBlaze
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-17
上傳用戶：wangchong
近年來，以FPGA為代表的數(shù)字系統(tǒng)現(xiàn)場集成技術(shù)取得了快速的發(fā)展，F(xiàn)PGA不但解決了信號處理系統(tǒng)小型化、低功耗、高可靠性等問題，而且基于大規(guī)模FPGA單片系統(tǒng)的片上可編程系統(tǒng)(SOPC)的靈活設(shè)計方式使其越來越多的取代ASIC的市場。傳統(tǒng)的通用信號處理系統(tǒng)使用DSP作為處理核心，系統(tǒng)的可重構(gòu)型不強，F(xiàn)PGA解決了這一問題，并且現(xiàn)有的FPGA中，多數(shù)已集成DSP模塊，結(jié)合FPGA較強的信號并行處理特性使其與DSP信號處理能力差距很小。因此，F(xiàn)PGA作為處理核心的通用信號處理系統(tǒng)具有很強的可實施性。 @@ 基于上述要求，作者設(shè)計和完成了一個基于多FPGA的通用實時信號處理系統(tǒng)。該系統(tǒng)采用4片XC3SD1800A作為處理核心，使用DDR2 SDRAM高速存儲實時數(shù)據(jù)。作者通過全面的分析，設(shè)計了核心板、底板和應(yīng)用板分離系統(tǒng)架構(gòu)。該平臺能夠根據(jù)實際需求進行靈活的搭配，核心板之間的數(shù)據(jù)傳輸采用了LVDS(低電壓差分信號)技術(shù)，從而使得數(shù)據(jù)能夠穩(wěn)定的以非常高的速率進行傳輸。 @@ 本系統(tǒng)屬于高速數(shù)字電路的設(shè)計范疇，因此必須重視信號完整性的設(shè)計與分析問題，作者根據(jù)高速電路的設(shè)計慣例和軟件輔助設(shè)計的方法，在分析和論證了阻抗控制、PCB堆疊、PCB布局布線等約束的基礎(chǔ)上，順利地完成了PCB繪制與調(diào)試工作。 @@ 作為系統(tǒng)設(shè)計的重要環(huán)節(jié)，作者還在文中研究了在系統(tǒng)設(shè)計過程中出現(xiàn)的電源完整性問題，并給出了解決辦法。 @@ LVDS高速數(shù)據(jù)通道接口和DDR2存儲器接口設(shè)計決定本系統(tǒng)的使用性能，本文基于所選的FPGA芯片進行了詳細的闡述和驗證。并結(jié)合系統(tǒng)的核心板和底板，完成了應(yīng)用板，視頻圖像采集、USB、音頻、LCD和LED矩陣模塊顯示等接口的設(shè)計工作，對其中的部分接口進行了邏輯驗證。 @@ 經(jīng)過測試，該通用的信號處理平臺具有實時性好、通用性強、可擴展和可重構(gòu)等特點，能夠滿足當(dāng)前一些信號處理系統(tǒng)對高速、實時處理的要求，可以廣泛應(yīng)用于實時信號處理領(lǐng)域。通過本平臺的研究和開發(fā)工作，為進一步研究和設(shè)計通用、實時信號處理系統(tǒng)打下了堅實的基礎(chǔ)。 @@關(guān)鍵詞：通用實時信號處理；FPGA；信號完整性；DDR2；LVDS
標(biāo)簽： FPGA 實時信號 處理系統(tǒng)
上傳時間： 2013-05-27
上傳用戶：qiaoyue
現(xiàn)代數(shù)字信號處理對實時性提出了很高的要求，當(dāng)最快的數(shù)字信號處理器(DSP)仍無法達到速度要求時，唯一的選擇是增加處理器的數(shù)目，或采用客戶定制的門陣列產(chǎn)品。隨著可編程邏輯器件技術(shù)的發(fā)展，具有強大并行處理能力的現(xiàn)場可編程門陣列(FPGA)在成本、性能、體積等方面都顯示出了優(yōu)勢。本文以此為背景，研究了基于FPGA的快速傅立葉變換、數(shù)字濾波、相關(guān)運算等數(shù)字信號處理算法的高效實現(xiàn)。 首先，針對圖像聲納實時性的要求和FPGA片內(nèi)資源的限制，設(shè)計了級聯(lián)和并行遞歸兩種結(jié)構(gòu)的FFT處理器。文中詳細討論了利用流水線技術(shù)和并行處理技術(shù)提高FFT處理器運算速度的方法，并針對蝶形運算的特點提出了一些優(yōu)化和改進措施。 其次，分析了具有相同結(jié)構(gòu)的數(shù)字濾波和相關(guān)運算的特點，采用了有乘法器和無乘法器兩種結(jié)構(gòu)實現(xiàn)乘累加(MAC)運算。無乘法器結(jié)構(gòu)采用分布式算法(DA)，將乘法運算轉(zhuǎn)化為FPGA易于實現(xiàn)的查表和移位累加操作，顯著提高了運算效率。此外，還對相關(guān)運算的時域多MAC方法及頻域FFT方法進行了研究。 最后，完成了圖像聲納預(yù)處理模塊。在一片EP2S60上實現(xiàn)了對160路信號的接收、濾波、正交變換以及發(fā)送等處理。實驗表明，本論文所有算法均達到了設(shè)計要求。
標(biāo)簽： FPGA 數(shù)字信號處理 算法研究
上傳時間： 2013-06-09
上傳用戶：zgu489
隨著半導(dǎo)體制造技術(shù)不斷的進步，SOC(System On a Chip)是未來IC產(chǎn)業(yè)技術(shù)研究關(guān)注的重點。由于SOC設(shè)計的日趨復(fù)雜化，芯片的面積增大，芯片功能復(fù)雜程度增大，其設(shè)計驗證工作也愈加繁瑣。復(fù)雜ASIC設(shè)計功能驗證已經(jīng)成為整個設(shè)計中最大的瓶頸。 使用FPGA系統(tǒng)對ASIC設(shè)計進行功能驗證，就是利用FPGA器件實現(xiàn)用戶待驗證的IC設(shè)計。利用測試向量或通過真實目標(biāo)系統(tǒng)產(chǎn)生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統(tǒng)，可在ASIC設(shè)計的早期，驗證芯片設(shè)計功能，支持硬件、軟件及整個系統(tǒng)的并行開發(fā)，并能檢查硬件和軟件兼容性，同時還可在目標(biāo)系統(tǒng)中同時測試系統(tǒng)中運行的實際軟件。FPGA仿真的突出優(yōu)點是速度快，能夠?qū)崟r仿真用戶設(shè)計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數(shù)據(jù)，而FPGA作為硬件系統(tǒng)，突出優(yōu)點是速度快，實時性好。可以將SOC軟件調(diào)試系統(tǒng)的開發(fā)和ASIC的開發(fā)同時進行。 此設(shè)計以ALTERA公司的FPGA為主體來構(gòu)建驗證系統(tǒng)硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構(gòu)建與PC的調(diào)試驗證數(shù)據(jù)鏈路，并采用定制的JTAG邏輯產(chǎn)生測試向量，通過JTAG控制SOC目標(biāo)系統(tǒng)，達到對SOC內(nèi)部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標(biāo)系統(tǒng)后續(xù)軟件的開發(fā)和調(diào)試。 本文介紹了芯片驗證系統(tǒng)，包括系統(tǒng)的性能、組成、功能以及系統(tǒng)的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統(tǒng)的硬件平臺，提出了驗證系統(tǒng)的總體設(shè)計方案，重點對驗證系統(tǒng)的數(shù)據(jù)鏈路的實現(xiàn)進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統(tǒng)，并將定制的JTAG邏輯與處理器NIOS II相結(jié)合，構(gòu)建出調(diào)試與驗證數(shù)據(jù)鏈路；根據(jù)芯片驗證的要求，設(shè)計出軟核處理器NIOS II系統(tǒng)與PC建立數(shù)據(jù)鏈路的軟件系統(tǒng)，并完成芯片在線測試與驗證。 本課題的整體任務(wù)主要是利用FPGA和定制的JTAG掃描鏈技術(shù)，完成對國產(chǎn)某型DSP芯片的驗證與測試，研究如何構(gòu)建一種通用的SOC芯片驗證平臺，解決SOC驗證系統(tǒng)的可重用性和驗證數(shù)據(jù)發(fā)送、傳輸、采集的實時性、準(zhǔn)確性、可測性問題。本文在SOC驗證系統(tǒng)在芯片驗證與測試應(yīng)用研究領(lǐng)域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
現(xiàn)代社會信息量爆炸式增長，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時鐘抖動和偏移，以及PCB布線的困難，使得傳輸速率的進一步提升面臨設(shè)計的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強和接口簡單等優(yōu)勢，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。 本論文針對目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺進行仿真設(shè)計。本論文的主要工作是以某低成本相控陣?yán)走_信號處理機為設(shè)計平臺，在其中的一塊信號處理板上，進行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計。首先在FPGA的軟件中進行程序設(shè)計和功能、時序的仿真，當(dāng)仿真驗證通過之后，重點是在硬件平臺上進行調(diào)試。硬件調(diào)試驗證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計的正確性。并且在硬件調(diào)試時對Rocket IO GTP收發(fā)器進行回環(huán)設(shè)計，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計的正確性。
上傳時間： 2013-04-24
上傳用戶：戀天使569
隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當(dāng)圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。 一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應(yīng)用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。 本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。 本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。 本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。
上傳時間： 2013-04-24
上傳用戶：ynsnjs
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
