分析了MATLAB/Simulink 中DSP Builder 模塊庫在FPGA 設(shè)計(jì)中優(yōu)點(diǎn)，\\r\\n然后結(jié)合FSK 信號的產(chǎn)生原理，給出了如何利用DSP Builder 模塊庫建立FSK 信號發(fā)生器模\\r\\n型，以及對FSK 信號發(fā)生器模型進(jìn)行算法級仿真和生成VHDL 語言的方法，并在modelsim\\r\\n中對FSK 信號發(fā)生器進(jìn)行RTL 級仿真，最后介紹了在FPGA 芯片中實(shí)現(xiàn)FSK 信號發(fā)生器的設(shè)\\r\\n計(jì)方法。
標(biāo)簽：
Simulink
Builder
MATLAB
FPGA
上傳時間：
2013-08-20
上傳用戶：herog3
