操作系統(tǒng)常用頁(yè)面置換算法模擬實(shí)驗(yàn) Fifo,LRU
標(biāo)簽： Fifo LRU 操作系統(tǒng) 頁(yè)
上傳時(shí)間： 2016-02-17
上傳用戶：bruce
異步Fifo的verilog程序，含有測(cè)試平臺(tái)
標(biāo)簽： verilog Fifo 程序
上傳用戶：z754970244
Generic Fifo, writen in verilog hdl
標(biāo)簽： Generic verilog writen Fifo
上傳時(shí)間： 2016-02-18
上傳用戶：zwei41
該文檔是有關(guān)利用XINLIX的FPGA如何實(shí)現(xiàn)Fifo的生成及如何應(yīng)用的文章。
標(biāo)簽： XINLIX FPGA Fifo 文檔
上傳時(shí)間： 2016-02-22
上傳用戶：ma1301115706
Fifo 與 lru 算法的實(shí)現(xiàn) Fifo 與 lru 算法的實(shí)現(xiàn)
標(biāo)簽： Fifo lru 算法
上傳時(shí)間： 2013-12-26
上傳用戶：nanfeicui
Fifo的部分verilog代碼，其余部分我會(huì)陸續(xù)上傳，
標(biāo)簽： verilog Fifo 分 代碼
上傳時(shí)間： 2016-02-23
上傳用戶：zhuoying119
自己編譯和注解的2812的SCI的Fifo收發(fā)程序，編譯已經(jīng)通過(guò)！
標(biāo)簽： 2812 Fifo SCI 編譯
上傳時(shí)間： 2016-02-24
上傳用戶：ryb
本文介紹了USB設(shè)備Bulk模式驅(qū)動(dòng)程序的設(shè)計(jì)。該設(shè)計(jì)使用Fifo消息隊(duì)列、信號(hào)量機(jī)制和定時(shí)器中斷機(jī)制，可在不同的操作系統(tǒng)中實(shí)現(xiàn)。文中所用到的程序體系結(jié)構(gòu)對(duì)于實(shí)現(xiàn)不同USB設(shè)備進(jìn)行Bulk模式通訊是通用的。
標(biāo)簽： Bulk Fifo USB 機(jī)制
上傳時(shí)間： 2014-01-20
上傳用戶：wpwpwlxwlx
同步Fifo( Verilog HDL )
標(biāo)簽： Verilog Fifo HDL
上傳時(shí)間： 2013-12-20
上傳用戶：源碼3
操作系統(tǒng)實(shí)驗(yàn)（LINUX）： 設(shè)計(jì)一個(gè)虛擬存儲(chǔ)區(qū)和內(nèi)存工作區(qū),并使用下列算法計(jì)算訪問(wèn)命中率. （1） 進(jìn)先出的算法（Fifo） （2） 最近最少使用的算法（LRU） （3） 最佳淘汰算法(OPT) （4） 最少訪問(wèn)頁(yè)面算法(LFU) （5） 最近最不經(jīng)常使用算法(NUR) 命中率=(1-頁(yè)面失效次數(shù))/頁(yè)地址流長(zhǎng)度
標(biāo)簽： LINUX 算法 Fifo LRU
上傳時(shí)間： 2016-03-11
上傳用戶：tedo811
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<center id="080sm"></center>
