<input id="sowwe"></input>
\\fpga cpld\\XILINXCPLD-JTAG \\fpga cpld\\XILINXCPLD-JTAG
標(biāo)簽： XILINXCPLD-JTAG fpga cpld
上傳時(shí)間： 2013-08-26
上傳用戶：lalalal
altera FPGA/CPLD高級(jí)篇(VHDL源代碼)
標(biāo)簽： altera FPGA CPLD VHDL
上傳時(shí)間： 2015-01-01
上傳用戶：wangyi39
本資料是關(guān)于基于Quartus II FPGA/CPLD數(shù)字系統(tǒng)設(shè)計(jì)實(shí)例（VHDL源代碼文件），需要的可以自己下載。
標(biāo)簽： Quartus FPGA CPLD VHDL
上傳時(shí)間： 2013-11-12
上傳用戶：VRMMO
Fpga-CPLD芯片設(shè)置方法
標(biāo)簽： Fpga-CPLD 芯片設(shè)置
上傳用戶：luopoguixiong
本教程定位于FPGA/CPLD的快速入門。以ALTERA公司的芯片和相應(yīng)的開發(fā)軟件為目標(biāo)載體進(jìn)行闡述，本教程闡述了ALTERA主要系列芯片PLD芯片的結(jié)構(gòu)和特點(diǎn)以及相應(yīng)的開發(fā)軟件MAX和Plusa和Quartus的使用
標(biāo)簽： ALTERA FPGA CPLD 教程
上傳時(shí)間： 2013-12-03
上傳用戶：lijianyu172
有關(guān)于VHDL舉例,FPGA/CPLD的運(yùn)用方面的例子
標(biāo)簽： VHDL FPGA CPLD 舉例
上傳時(shí)間： 2015-05-16
上傳用戶：lunshaomo
vhdl實(shí)現(xiàn)的直流電機(jī)控制器 通用程序 對(duì)不同fpga/cpld，可能需要修改部分源代碼。
標(biāo)簽： vhdl fpga cpld 直流電機(jī)
上傳時(shí)間： 2013-11-29
上傳用戶：songnanhua
文件說明了在fpga/cpld中怎樣實(shí)現(xiàn)數(shù)據(jù)接口及其實(shí)例了urat
標(biāo)簽： fpga cpld urat 數(shù)據(jù)接口
上傳時(shí)間： 2015-06-11
上傳用戶：wqxstar
FPGA/CPLD應(yīng)用,uart通訊VHDL原碼.
標(biāo)簽： FPGA CPLD uart VHDL
上傳時(shí)間： 2015-06-23
上傳用戶：ve3344
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽： Verilog FPGA CPLD uart
上傳時(shí)間： 2013-12-28
上傳用戶：lizhizheng88
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
