相 關(guān) 資 源

• FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

  標(biāo)簽： Verilog FPGA CPLD uart

  上傳時(shí)間： 2013-12-28

  上傳用戶：lizhizheng88

• FPGA/CPLD應(yīng)用,uart通訊VHDL原碼.免費(fèi)下載

  資源簡(jiǎn)介：FPGA/CPLD應(yīng)用,uart通訊VHDL原碼.

  標(biāo)簽： FPGA CPLD uart VHDL

  上傳時(shí)間： 2015-06-23

  上傳用戶：ve3344

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2013-08-18

  上傳用戶：問(wèn)題問(wèn)題

• Verilog HDL原碼 一種簡(jiǎn)單的同步FIFO原碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL原碼 一種簡(jiǎn)單的同步FIFO原碼，可以被綜合

  標(biāo)簽： Verilog FIFO HDL

  上傳時(shí)間： 2013-12-28

  上傳用戶：qwe1234

• 基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的多功能數(shù)字鐘的設(shè)計(jì)與實(shí)現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時(shí)間設(shè)置，時(shí)間顯示，跑表，分頻，日期設(shè)置，日期顯示等

  標(biāo)簽： Verilog FPGA HDL 多功能

  上傳時(shí)間： 2016-09-06

  上傳用戶：1583060504

• 用于計(jì)算CRC的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：用于計(jì)算CRC的Verilog HDL源碼

  標(biāo)簽： Verilog CRC HDL 計(jì)算

  上傳時(shí)間： 2015-02-07

  上傳用戶：569342831

• PWM Verilog HDL原碼和底層C驅(qū)動(dòng)免費(fèi)下載

  資源簡(jiǎn)介：PWM Verilog HDL原碼和底層C驅(qū)動(dòng)，即測(cè)試程序，可直接使用

  標(biāo)簽： Verilog PWM HDL 底層

  上傳時(shí)間： 2013-12-19

  上傳用戶：ggwz258

• 關(guān)于雙口RAM的Verilog HDL源碼免費(fèi)下載

  資源簡(jiǎn)介：關(guān)于雙口RAM的Verilog HDL源碼

  標(biāo)簽： Verilog RAM HDL 雙口

  上傳時(shí)間： 2016-04-17

  上傳用戶：爺?shù)臍赓|(zhì)

• 基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n

  標(biāo)簽： Verilog FPGA HDL 交通燈

  上傳時(shí)間： 2013-08-18

  上傳用戶：BOBOniu

• 我用過(guò)的Verilog hdl寫(xiě)的SDRAM core源程序,經(jīng)過(guò)測(cè)試應(yīng)用免費(fèi)下載

  資源簡(jiǎn)介：我用過(guò)的Verilog hdl寫(xiě)的SDRAM core源程序,經(jīng)過(guò)測(cè)試應(yīng)用

  標(biāo)簽： Verilog SDRAM core hdl

  上傳時(shí)間： 2015-03-31

  上傳用戶：15071087253

• 占用資源少的Verilog HDL uart接口；采用固定波特率115200免費(fèi)下載

  資源簡(jiǎn)介：占用資源少的Verilog HDL uart接口；采用固定波特率115200，可以修改程序中的分頻來(lái)修改波特率，模式為1個(gè)啟始位，8位數(shù)據(jù)位，1個(gè)停止位；帶1字節(jié)緩存；當(dāng)緩存空時(shí)輸出空信號(hào)

  標(biāo)簽： Verilog 115200 uart HDL

  上傳時(shí)間： 2013-12-28

  上傳用戶：kikye

• uart轉(zhuǎn)I2C的Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：uart轉(zhuǎn)I2C的Verilog HDL代碼，由北京郵電大學(xué)《VerilogHDL設(shè)計(jì)與EDA技術(shù)基礎(chǔ)》教師編寫(xiě)

  標(biāo)簽： Verilog uart I2C HDL

  上傳時(shí)間： 2014-08-03

  上傳用戶：zhuoying119

• VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：VGA實(shí)驗(yàn)的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA VGA HDL

  上傳時(shí)間： 2014-12-07

  上傳用戶：天涯

• PWM的Verilog HDL代碼用于FPGA免費(fèi)下載

  資源簡(jiǎn)介：PWM的Verilog HDL代碼用于FPGA

  標(biāo)簽： Verilog FPGA PWM HDL

  上傳時(shí)間： 2013-12-22

  上傳用戶：zhanditian

• LVDS的應(yīng)用的Verilog HDL例子程序免費(fèi)下載

  資源簡(jiǎn)介：LVDS的應(yīng)用的Verilog HDL例子程序，由altera公司提供。

  標(biāo)簽： Verilog LVDS HDL 程序

  上傳時(shí)間： 2013-12-31

  上傳用戶：lvzhr

• I2C to GPIO Port expander的Verilog HDL 程序原碼免費(fèi)下載

  資源簡(jiǎn)介：I2C to GPIO Port expander的Verilog HDL 程序原碼，直接可在Quartus環(huán)境下運(yùn)行。

  標(biāo)簽： expander Verilog GPIO Port

  上傳時(shí)間： 2016-05-19

  上傳用戶：1427796291

• FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序---流水燈,真實(shí)可用免費(fèi)下載

  資源簡(jiǎn)介：FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序---流水燈,真實(shí)可用，驗(yàn)證通過(guò)，工程環(huán)境為Altera Quartus

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2016-09-01

  上傳用戶：VRMMO

• FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序2---梁祝音樂(lè)播放,真實(shí)可用免費(fèi)下載

  資源簡(jiǎn)介：FPGA開(kāi)發(fā)入門(mén)的Verilog HDL程序2---梁祝音樂(lè)播放,真實(shí)可用，驗(yàn)證通過(guò)，工程環(huán)境為Altera Quartus II

  標(biāo)簽： Verilog FPGA HDL 程序

  上傳時(shí)間： 2014-01-09

  上傳用戶：Altman

• 基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖免費(fèi)下載

  資源簡(jiǎn)介：基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)

  標(biāo)簽： Verilog FPGA HDL 交通燈

  上傳時(shí)間： 2016-09-05

  上傳用戶：ggwz258

• FPGA與PC串口通信的Verilog HDL 程序免費(fèi)下載

  資源簡(jiǎn)介：FPGA與PC串口通信的Verilog HDL 程序

  標(biāo)簽： Verilog FPGA HDL PC串口

  上傳時(shí)間： 2016-11-16

  上傳用戶：whenfly

• 多款FPGA CPLD開(kāi)發(fā)板的原理圖免費(fèi)下載

  資源簡(jiǎn)介：多款FPGA CPLD開(kāi)發(fā)板的原理圖，很好的線路設(shè)計(jì)參考

  標(biāo)簽： FPGA CPLD 開(kāi)發(fā)板 原理圖

  上傳時(shí)間： 2013-08-18

  上傳用戶：shanml

• 4 digital LED dynamic display的Verilog HDL源代碼免費(fèi)下載

  資源簡(jiǎn)介：4 digital LED dynamic display的Verilog HDL源代碼，它能動(dòng)態(tài)的顯示4位數(shù)，為FPGA 的DEBUG 提供便利，非常經(jīng)典，簡(jiǎn)單易懂，并且經(jīng)過(guò)了Modelsim/ISE/FPGA(XC3S250ETQ144)驗(yàn)證和實(shí)現(xiàn)，好的行為模型就應(yīng)該大家分享。

  標(biāo)簽： digital Verilog dynamic display

  上傳時(shí)間： 2016-04-12

  上傳用戶：壞天使kk

• uart實(shí)驗(yàn)Verilog HDL代碼免費(fèi)下載

  資源簡(jiǎn)介：uart實(shí)驗(yàn)Verilog HDL代碼，用于FPGA

  標(biāo)簽： Verilog uart HDL 實(shí)驗(yàn)

  上傳時(shí)間： 2014-01-09

  上傳用戶：linlin

• 硬件uart源程序Verilog HDL免費(fèi)下載

  資源簡(jiǎn)介：硬件uart源程序Verilog HDL，即相關(guān)文檔

  標(biāo)簽： Verilog uart HDL 硬件

  上傳時(shí)間： 2015-04-25

  上傳用戶：pompey

• 11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。免費(fèi)下載

  資源簡(jiǎn)介：11,13,16位超前進(jìn)位加法器的Verilog HDL源代碼。

  標(biāo)簽： Verilog HDL 11 13

  上傳時(shí)間： 2013-12-28

  上傳用戶：ouyangtongze

• 是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序免費(fèi)下載

  資源簡(jiǎn)介：是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序

  標(biāo)簽： Verilog dct HDL 源代碼

  上傳時(shí)間： 2014-06-15

  上傳用戶：四只眼

• 王金明的Verilog HDL程序集合免費(fèi)下載

  資源簡(jiǎn)介：王金明的Verilog HDL程序集合，包含各個(gè)常用的程序

  標(biāo)簽： Verilog HDL 程序

  上傳時(shí)間： 2013-11-26

  上傳用戶：星仔

• 基本運(yùn)算邏輯和它們的Verilog HDL模型免費(fèi)下載

  資源簡(jiǎn)介：基本運(yùn)算邏輯和它們的Verilog HDL模型

  標(biāo)簽： Verilog HDL 運(yùn)算 模型

  上傳時(shí)間： 2015-09-17

  上傳用戶：qw12

• aes算法的Verilog hdl實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：aes算法的Verilog hdl實(shí)現(xiàn)，供給大家作為參考 。

  標(biāo)簽： Verilog aes hdl 算法

  上傳時(shí)間： 2013-12-18

  上傳用戶：gundan

• 通用串行異步收發(fā)器8251的Verilog HDL源代碼,經(jīng)過(guò)仿真驗(yàn)證。免費(fèi)下載

  資源簡(jiǎn)介：通用串行異步收發(fā)器8251的Verilog HDL源代碼,經(jīng)過(guò)仿真驗(yàn)證。

  標(biāo)簽： Verilog 8251 HDL 串行

  上傳時(shí)間： 2015-11-21

  上傳用戶：lizhizheng88