隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠將工作重心轉移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結構更不了解與器件結構緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升 目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信ASIC設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出 也要求我們盡可能在比較小的器件里完成比較多的功能 本文從澄清一些錯誤認識開始從FPGA器件結構出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結構有所了解對FPGA設計流程比較了解
上傳時間： 2013-11-06
上傳用戶：asdfasdfd
EasyFPGA060是廣州致遠電子有限公司為FPGA初學者“量身定做”的一款真正用得起、高性能的FPGA開發(fā)套件，它在EasyFPGA030開發(fā)平臺的基礎上進行了改進，除了保留原產(chǎn)品的精巧，適用的風格外，對其資源進行了擴充，由原來的A3P030修改為A3P060，不僅資源翻了一番，還將擁有18Kbit RAM，1個PLL，AES加密等功能；由原來并口的下載接口升級為USB的下載接口，方便筆記本以及沒有并口的臺式機用戶使用。
上傳時間： 2013-10-17
上傳用戶：zsjzc
針對物體在不同色溫光源照射下呈現(xiàn)偏色的現(xiàn)象，用FPGA實現(xiàn)對Bayer CCD數(shù)字相機的自動白平衡處理。根據(jù)CFA(Color Filter Array)的分布特點，利用雙端口RAM(DPRAM)，實現(xiàn)了顏色插值與色彩空間轉換。在FPGA上設計了自動白平衡的三大電路模塊：色溫估計、增益計算和色溫校正，并連接形成一個負反饋回路，然后結合EDA設計的特點，改進了增益計算的過程，有效地抑制了色彩振蕩現(xiàn)象。
上傳時間： 2013-10-10
上傳用戶：ouyangmark
目前，大型設計一般推薦使用同步時序電路。同步時序電路基于時鐘觸發(fā)沿設計，對時鐘的周期、占空比、延時和抖動提出了更高的要求。為了滿足同步時序設計的要求，一般在FPGA設計中采用全局時鐘資源驅動設計的主時鐘，以達到最低的時鐘抖動和延遲。 FPGA全局時鐘資源一般使用全銅層工藝實現(xiàn)，并設計了專用時鐘緩沖與驅動結構，從而使全局時鐘到達芯片內部的所有可配置單元(CLB)、I/O單元 (IOB)和選擇性塊RAM(Block Select RAM)的時延和抖動都為最小。為了適應復雜設計的需要，Xilinx的FPGA中集成的專用時鐘資源與數(shù)字延遲鎖相環(huán)(DLL)的數(shù)目不斷增加，最新的 Virtex II器件最多可以提供16個全局時鐘輸入端口和8個數(shù)字時鐘管理模塊(DCM)。與全局時鐘資源相關的原語常用的與全局時鐘資源相關的Xilinx器件原語包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如圖1所示。
上傳時間： 2014-01-01
上傳用戶：maqianfeng
USB接口控制器參考設計,xilinx提供VHDL代碼 usb xilinx vhdl ; This program is free software; you can redistribute it and/or modify ; it under the terms of the GNU General Public License as published by ; the Free Software Foundation; either version 2 of the License, or ; (at your option) any later version. ; ; This program is distributed in the hope that it will be useful, ; but WITHOUT ANY WARRANTY; without even the implied warranty of ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the ; GNU General Public License for more details. ; ; You should have received a copy of the GNU General Public License ; along with this program; if not, write to the Free Software ; Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
上傳時間： 2013-10-12
上傳用戶：windgate
為了實現(xiàn)某生產(chǎn)線上MCU的數(shù)據(jù)采集，設計了一種基于FPGA和UART的數(shù)據(jù)采集系統(tǒng)，并完成系統(tǒng)的軟硬件設計。整個設計完全采用硬件邏輯VHDL語言，集成在一枚Altera的cyclone芯片內，設計了單片機總線與FPGA接口邏輯，數(shù)據(jù)緩存的雙端口RAM、FIFO和UART串行發(fā)送模塊。通過仿真和實際應用證明系統(tǒng)的準確性，該方法和理念具有一定的通用性，為數(shù)據(jù)采集系統(tǒng)的設計提供了一個新思路，使系統(tǒng)更緊湊，易維護，更可靠。
上傳時間： 2013-10-11
上傳用戶：lliuhhui
ARM7 是一種低電壓，通用32 位RISC 微處理器單元，可作一般應用或嵌入到ASIC 或CSIC 中，其簡潔一流的設計特別適用于電源敏感的應用中。ARM7 的小尺寸使它特別適合集成到 比較大的客戶芯片中，此芯片中也可以包含RAM, ROM, DSP，邏輯控制和其他代碼。
標簽： ARM
上傳時間： 2013-10-08
上傳用戶：xianglee
利用PCI專用接口芯片PCI9052和DEI1016 429總線收發(fā)芯片設計了ARINC429接口卡，采用DSP作為主控CPU完成數(shù)據(jù)自動處理，用雙口RAM完成DSP與PCI總線數(shù)據(jù)交換。實驗表明：所設計的接口卡傳輸效率高，可靠性好，開發(fā)簡單。
上傳時間： 2014-12-30
上傳用戶：love1314
為了充分利用ARM內核強大的處理功能，應當使用快速的程序和數(shù)據(jù)存儲器。但是，靜態(tài)RAM足夠快，完全可以支持一個周期內最高速度的讀寫訪問，因此，F(xiàn)lash存儲器的速度顯著降低。
上傳時間： 2013-11-06
上傳用戶：獨孤求源
嵌入式系統(tǒng)硬件模型結構，此系統(tǒng)主要由微處理器MPU、外圍電路，以及外設組成，微處理器為ARM 嵌入式處理芯片，如ARM7TMDI 系列及ARM9 系列微處理器，MPU 為整個嵌入式系統(tǒng)硬件的核心，決定了整個系統(tǒng)功能和應用領域。外圍電路根據(jù)微處理器不同而略有不同，主要由電源管理模型、時鐘模塊、閃存FIASH、隨機存儲器RAM，以及只讀存儲器ROM 組成。這些設備是一個微處理器正常工作所必須的設備。外部設備將根據(jù)需要而各不相同，如通用通信接口USB、RS-232、RJ-45 等，輸入輸出設備，如鍵盤、LCD 等。外部設備將根據(jù)需要定制。
標簽： 嵌入式 系統(tǒng)開發(fā) 模式 流程
上傳時間： 2013-11-02
上傳用戶：cjl42111
