用GA算法優(yōu)化BP神經(jīng)網(wǎng)絡(luò)，預(yù)測(cè)回歸問(wèn)題 用GA算法優(yōu)化BP神經(jīng)網(wǎng)絡(luò)，預(yù)測(cè)回歸問(wèn)題
標(biāo)簽： BP神經(jīng)網(wǎng)絡(luò)
上傳時(shí)間： 2021-10-20
上傳用戶：recarry
該文檔為基于GA-BP神經(jīng)網(wǎng)絡(luò)的礦石含量情況預(yù)測(cè)簡(jiǎn)介文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
標(biāo)簽： 神經(jīng)網(wǎng)絡(luò)
上傳時(shí)間： 2021-11-18
上傳用戶：默默
GA/T1400.3-2017《公安視頻圖像信息應(yīng)用系統(tǒng)》1-4部分大合集
上傳時(shí)間： 2022-07-01
上傳用戶：trh505
本文設(shè)計(jì)了MCS-51單片機(jī)與FPGA的總線接口邏輯電路，實(shí)現(xiàn)了單片機(jī)與FPGA數(shù)據(jù)與控制信息的可靠通信，使FP—GA與單片機(jī)優(yōu)勢(shì)互補(bǔ)，組成靈活的、軟硬件都可現(xiàn)場(chǎng)編程的控制系統(tǒng)。
上傳時(shí)間： 2013-07-27
上傳用戶：sxdtlqqjl
ASIC對(duì)產(chǎn)品成本和靈活性有一定的要求.基于MCU方式的ASIC具有較高的靈活性和較低的成本,然而抗干擾性和可靠性相對(duì)較低,運(yùn)算速度也受到限制.常規(guī)ASIC的硬件具有速度優(yōu)勢(shì)和較高的可靠性及抗干擾能力,然而不是靈活性較差,就是成本較高.與傳統(tǒng)硬件(CHW)相比,具有一定可配置特性的場(chǎng)可編程門(mén)陣列(FPGA)的出現(xiàn),使建立在可再配置硬件基礎(chǔ)上的進(jìn)化硬件(EHW)成為智能硬件電路設(shè)計(jì)的一種新方法.作為進(jìn)化算法和可編程器件技術(shù)相結(jié)合的產(chǎn)物,可重構(gòu)FPGA的研究屬于EHW的研究范疇,是研究EHW的一種具體的實(shí)現(xiàn)方法.論文認(rèn)為面向分類的專用類可重構(gòu)FPGA(ASR-FPGA)的研究,可使可重構(gòu)電路粒度劃分的針對(duì)性更強(qiáng)、設(shè)計(jì)更易實(shí)現(xiàn).論文研究的可重構(gòu)FPGA的BCH通訊糾錯(cuò)碼進(jìn)化電路是一類ASR-FPGA電路的具體方法,具有一定的實(shí)用價(jià)值.論文所做的工作主要包括:(1)BCH編譯碼電路的設(shè)計(jì)——求取實(shí)驗(yàn)用BCH碼的生成多項(xiàng)式和校驗(yàn)多項(xiàng)式及其相應(yīng)的矩陣并構(gòu)造實(shí)驗(yàn)用BCH碼;(2)建立基于可重構(gòu)FPGA的基核——構(gòu)造具有可重構(gòu)特性的硬件功能單元,以此作為可重構(gòu)BCH碼電路的設(shè)計(jì)基礎(chǔ);(3)構(gòu)造實(shí)現(xiàn)可重構(gòu)BCH糾錯(cuò)碼電路的方法——建立可重構(gòu)糾錯(cuò)碼硬件電路算法并進(jìn)行實(shí)驗(yàn)驗(yàn)證;(4)在可重構(gòu)糾錯(cuò)碼電路基礎(chǔ)上,構(gòu)造進(jìn)化硬件控制功能塊的結(jié)構(gòu),完成各進(jìn)化RLA控制模塊的驗(yàn)證和實(shí)現(xiàn).課題是將可重構(gòu)BCH碼的編譯碼電路的實(shí)現(xiàn)作為一類ASR-FPGA的研究目標(biāo),主要成果是根據(jù)可編程邏輯電路的特點(diǎn),選擇一種可編程樹(shù)的電路模型,并將它作為可重構(gòu)FPGA電路的基核T;通過(guò)對(duì)循環(huán)BCH糾錯(cuò)碼的構(gòu)造原理和電路結(jié)構(gòu)的研究,將基核模型擴(kuò)展為能滿足糾錯(cuò)碼電路需要的糾錯(cuò)碼基本功能單元T;以T作為再劃分的基本單元,對(duì)FPGA進(jìn)行"格式化",使T規(guī)則排列在FPGA上,通過(guò)對(duì)T的控制端的不同配置來(lái)實(shí)現(xiàn)糾錯(cuò)碼的各個(gè)功能單元;在可重構(gòu)基核的基礎(chǔ)上提出了糾錯(cuò)碼重構(gòu)電路的嵌套式GA理論模型,將嵌套式GA的染色體串作為進(jìn)化硬件描述語(yǔ)言,通過(guò)轉(zhuǎn)換為相應(yīng)的VHDL語(yǔ)言描述以實(shí)現(xiàn)硬件電路;采用RLA模型的有限狀態(tài)機(jī)FSM方式實(shí)現(xiàn)了可重構(gòu)糾錯(cuò)碼電路的EHW的各個(gè)控制功能塊.在實(shí)驗(yàn)方面,利用Xilinx FPGA開(kāi)發(fā)系統(tǒng)中的VHDL語(yǔ)言和電路圖相結(jié)合的設(shè)計(jì)方法建立了循環(huán)糾錯(cuò)碼基核單元的可重構(gòu)模型,進(jìn)行循環(huán)糾錯(cuò)BCH碼的電路和功能仿真,在Xilinx公司的Virtex600E芯片進(jìn)行了FPGA實(shí)現(xiàn).課題在研究模型上選取的是比較基本的BCH糾錯(cuò)碼電路,立足于解決基于可重構(gòu)FPGA核的設(shè)計(jì)的基本問(wèn)題.課題的研究成果及其總結(jié)的一套ASR-FPGA進(jìn)化硬件電路的設(shè)計(jì)方法對(duì)實(shí)際的進(jìn)化硬件設(shè)計(jì)具有一定的實(shí)際指導(dǎo)意義,提出的基于專用類基核FPGA電路結(jié)構(gòu)的研究方法為新型進(jìn)化硬件的器件結(jié)構(gòu)的設(shè)計(jì)也可提供一種借鑒.
標(biāo)簽： FPGA 可重構(gòu) 通訊 糾錯(cuò)
上傳時(shí)間： 2013-07-01
上傳用戶：myworkpost
·詳細(xì)說(shuō)明：語(yǔ)音識(shí)別方面的開(kāi)發(fā)包，有助于設(shè)計(jì)HMM，NN和VQ。它是開(kāi)放源碼的。- The speech recognition aspect development package, is helpful to designs HMM, NN and VQ. It opens the source code.
標(biāo)簽： 語(yǔ)音識(shí)別 方面 開(kāi)發(fā)包
上傳時(shí)間： 2013-06-17
上傳用戶：weixiao99
關(guān)于 ‘‘地’’ 電路中參考點(diǎn)－零電位點(diǎn)，稱為地點(diǎn)。開(kāi)關(guān)電源中的‘‘地’’：： 公共端 (common)(common)－輸出與輸入?yún)⒖键c(diǎn)。例如－PFCPFC與后繼變換器輸入端的公共端。 電路中的地 (ground(ground--GND)GND)－所有電路共用參考－點(diǎn)。如輔助電源與PFCPFC及DC/DCDC/DC公共端。 大地 (earth(earth--E)電網(wǎng)供電設(shè)備通常以大地EE作為零電位。三相輸配電三相中點(diǎn)接大地EE，同時(shí)引出中，線NN。 接地阻抗很小的大面積 ‘‘地’’稱為地平面(Ground plane(plane)。
上傳時(shí)間： 2013-04-24
上傳用戶：1079836864
一.晶片的作用: 晶片為L(zhǎng)ED的主要原材料,LED主要依靠晶片來(lái)發(fā)光. 二.晶片的組成. 主要有砷(AS) 鋁(AL) 鎵(Ga) 銦(IN) 磷(P) 氮(N)鍶(Ｓi)這幾種元素中的若干種組成.
標(biāo)簽： 芯片
上傳時(shí)間： 2013-12-10
上傳用戶：離殤
利用MATLAB環(huán)境建立一個(gè)用于變壓器故障診斷的ＢＰ網(wǎng)絡(luò)模型。首先利用具有全局尋優(yōu)功能的遺傳算法對(duì)BP神經(jīng)網(wǎng)絡(luò)的初始權(quán)值和閾值進(jìn)行優(yōu)化，然后采用L-M（Levenberg-Marquardt）優(yōu)化算法對(duì)BP神經(jīng)網(wǎng)絡(luò)進(jìn)行訓(xùn)練，從而達(dá)到加快網(wǎng)絡(luò)訓(xùn)練速度，避免訓(xùn)練過(guò)程陷入局部極小點(diǎn)的目的。最后，詳細(xì)記錄網(wǎng)絡(luò)的實(shí)際輸出，并與期望輸出做對(duì)比研究，最終證實(shí)了此網(wǎng)絡(luò)達(dá)到了設(shè)計(jì)要求，可用于變壓器的故障診斷。
標(biāo)簽： L-M 優(yōu)化算法 變壓器 故障診斷
上傳時(shí)間： 2013-10-11
上傳用戶：hz07104032
系統(tǒng)結(jié)構(gòu)如 圖 1所示 ， 從 系統(tǒng) 結(jié) 構(gòu)圖可 以看 出 ， 系統(tǒng)主要包括視頻信 號(hào)輸入模塊 ， 視頻信號(hào)處 理模 塊和視頻信號(hào)輸出模塊等 3個(gè)部分組成。各個(gè)模塊主要功能為： 視頻輸入模塊 將 采 集 的 多路 視 頻 信 號(hào) 轉(zhuǎn) 換成 數(shù) 字 信 號(hào) 送 到F P GA； 視頻處理模塊主要有F P GA 完成 ，根據(jù) 需要 對(duì)輸入 的數(shù)字視頻信號(hào)進(jìn)行處理 ； 視頻輸 出模塊將 F P GA處理后的信號(hào)轉(zhuǎn)換成模擬信號(hào)輸出到顯示器。
標(biāo)簽： FPGA 視頻圖像 畫(huà)面分割器
上傳時(shí)間： 2013-11-11
上傳用戶：shawvi
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
